「Layout-Design」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

It is an integrated circuit which the designer newly created by combining partial or some parts of layout-design or integrated circuits which are generally known into a new layout-design.例文帳に追加

公知の集積回路又は回路配置の一部又は各部を組み合わせ、新規の回路配置として新しく創作された集積回路であること。 - 特許庁

To provide a semiconductor integrated circuit which can prevent an unconnected wiring from occurring and can reduce a layout design period; and its layout design technique.例文帳に追加

未完結配線の発生を防ぎ、レイアウト設計期間を短縮することができる半導体集積回路及びそのレイアウト設計手法を提供する。 - 特許庁

To pre-detect, based on layout information of macro, a design rule violation that may occur in layout design of LSI using the macro.例文帳に追加

マクロのレイアウト情報に基づいて、当該マクロが使用されるＬＳＩのレイアウト設計時に発生する可能性がある設計規則違反を予め検出する。 - 特許庁

The design rule checker 115 generates a third layout pattern with only the unmarked patterns of the layout being validated against the set of specified design rules.例文帳に追加

デザインルールチェッカー115は、特定のデザインルールのセットに照らして検証されているレイアウトのマークされないパターンのみを有する第３のレイアウトパターンを生成する。 - 特許庁

Sec.118 The Term of Industrial Design or Layout-Design Registration 118.1. The registration of an industrial design shall be for a period of five years from the filing date of the application.例文帳に追加

第118条 意匠又は回路配置登録の存続期間 118.1意匠の登録は，出願日から5年の期間について行われる。 - 特許庁

To provide a design support system which realizes a design taking radiation noise characteristics into consideration at the time of layout and wiring design.例文帳に追加

配置・配線設計時に放射ノイズ特性を考慮した設計を実現する設計支援装置を提供することを目的とする。 - 特許庁

To provide a layout design device for achieving a layout capable of reducing power consumption by one-time layout-correction processing while satisfying timing restrictions.例文帳に追加

タイミング制約を満足させつつ、消費電力量を削減できるレイアウトを、１度のレイアウト修正処理で実現できるレイアウト設計装置を提供する。 - 特許庁

In a data division process 103, input mask layout design data are divided into a plurality of layout pattern groups according to the layout pattern division condition.例文帳に追加

データ分割工程１０３では、入力されたマスクレイアウト設計データを前記レイアウトパターン分割条件に従って複数のレイアウトパターン群に分割する。 - 特許庁

The layout part 15 generates layout information as the arrangement state of parts according to the design reference information, the part information and the layout necessary information.例文帳に追加

レイアウト部１５は、設計参照情報と、部品情報と、レイアウト必要情報とに基づき、部品の配置状態としてのレイアウト情報を生成する。 - 特許庁

Each kind of information necessary for logical design and layout design is inputted by an information inputting procedure 101.例文帳に追加

情報入力手順１０１で、論理設計およびレイアウト設計に必要な各種の情報が入力される。 - 特許庁

To further improve the design work efficiency of a space layout by reducing time and user's labor required for space design.例文帳に追加

空間設計に要する時間とユーザの手間を減らして、空間レイアウトの設計作業効率をさらに高める。 - 特許庁

This system for manufacturing a design object comprises an estimate generator, a layout drawing generator and a design drawing generator.例文帳に追加

見積発生器と、配置図発生器と、設計図発生器とを含む設計対象物を製造するためのシステム。 - 特許庁

In a variable print system 1, a layout design device 10 outputs data layout and data format of transaction data defined based on a layout design specification 11 to a file as a data item list 24.例文帳に追加

バリアブルプリントシステム１は、レイアウト設計装置１０が、レイアウト設計書１１に基づいて定義されたトランザクションデータのデータレイアウト及びデータフォーマットをデータ項目リスト２４としてファイル出力する。 - 特許庁

To provide a screen layout design support program capable of quickly designing layout of a web page screen by simple data input and capable of previously incorporating content with a time limit at a layout design step.例文帳に追加

ホームページ画面のレイアウト設計を簡単なデータ入力で迅速に行え、かつ時限コンテンツをレイアウト設計の段階で事前に組み込んでおくことができる画面レイアウト設計支援プログラムを提供する。 - 特許庁

METHOD AND PROGRAM OF LAYOUT-DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置のレイアウト設計方法、およびレイアウト設計プログラム - 特許庁

CHARACTERISTIC ANALYSIS DEVICE AND SUBSTRATE LAYOUT DESIGN/VERIFICATION DEVICE CONSTITUTED BY INCLUDING THE SAME例文帳に追加

特性解析装置及びそれを含んでなる基板レイアウト設計・検証装置 - 特許庁

The term of protection for layout design of integrated circuit shall be 12 years from the filing date for registration.例文帳に追加

集積回路の回路配置の保護期間は出願日から12年間である。 - 特許庁

A design tool is provided that may be used to create the custom layout definition.例文帳に追加

当該定義を作成するのに用いられ得る設計ツールが提供される。 - 特許庁

Article 15 A layout-design exploitation right shall cease to exist in the following cases: 例文帳に追加

第十五条　回路配置利用権は、次に掲げる場合には、消滅する。 - 日本法令外国語訳データベースシステム

We will work through the layout and design of a GUI and add a few buttons and text field.例文帳に追加

GUI のレイアウトとデザインを行い、ボタンとテキストフィールドをいくつか追加します。 - NetBeans

LAYOUT DEVICE, DESIGN SUPPORT METHOD AND MANUFACTURING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト装置、設計支援方法及び製造方法 - 特許庁

METHOD FOR NET LIST CREATION AND METHOD FOR LAYOUT DESIGN FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のネットリスト作成方法およびレイアウト設計方法 - 特許庁

The TAT of the timing convergence after the layout design can be shortened.例文帳に追加

レイアウト設計後のタイミング収束のＴＡＴを短縮することが可能となる。 - 特許庁

In this design, an SMD layout which does not take a space of the apparatus is allowed.例文帳に追加

この設計は、レーザ装置のスペースをとらないＳＭＤレイアウトを許容する。 - 特許庁

To provide a layout device and a layout method, allowing simple skew adjustment in a clock tree design.例文帳に追加

クロックツリー設計において、簡潔なスキュー調整をすることができるレイアウト装置及びレイアウト方法を提供すること。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND AUTOMATIC LAYOUT PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム - 特許庁

To provide a design method by which design TAT (turn around time) of layout design of a semiconductor integrated circuit including a plurality of blocks is reduced.例文帳に追加

複数のブロックを含む半導体集積回路のレイアウト設計の設計ＴＡＴが削減される設計方法を提供することにある。 - 特許庁

LAYOUT DESIGN SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, WIRING DESIGN METHOD, WIRING DESIGN PROGRAM, AND MANUFACTURING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法 - 特許庁

To provide a layout design system and a layout design method capable of reducing design period while keeping the quality of analog circuits constant when designing the layout of a semiconductor integrated circuit where analog circuits and digital circuits coexist within a chip.例文帳に追加

アナログ回路とディジタル回路とがチップ内に混在する半導体集積回路のレイアウトを設計する際に、アナログ回路の品質を一定に保ちながら設計期間を短縮することができるレイアウト設計システム及びレイアウト設計方法を提供する。 - 特許庁

Article 27 (1) In the case where a creator, etc. of a layout-design or a person with authorization therefrom had performed the acts listed in Article 2, paragraph (3), item (ii) in the course of trade prior to the registration of establishment with respect to said layout-design, and if, during the period after such act had been performed until the registration of establishment is made, any person who was aware that a layout-design was imitating said layout-design (hereinafter referred to as an "imitated layout-design" in this paragraph and paragraph (4)) and exploited such imitated layout-design in the course of trade, such person shall, if a registration of establishment for said layout-design is made, be liable to pay compensation equivalent to the amount he/she normally is required to pay through such exploitation to the creator, etc. of said layout-design. 例文帳に追加

第二十七条　回路配置の創作者等又はその許諾を得た者が当該回路配置について設定登録前に業として第二条第三項第二号に掲げる行為をした場合において、その行為の後当該回路配置についての設定登録前に当該回路配置を模倣した回路配置（以下この項及び第四項において「模倣回路配置」という。）であることを知つて業として模倣回路配置を利用した者は、当該回路配置の創作者等に対し、当該回路配置について設定登録がされた場合にその利用に対し通常支払うべき金銭の額に相当する額の補償金を支払う責めに任ずる。 - 日本法令外国語訳データベースシステム

To make layout design efficient by shortening a convergence time in timing verification.例文帳に追加

タイミング検証における収束時間を短くしてレイアウト設計の効率化を図る。 - 特許庁

The method also includes performing a second timing analysis of the design and the layout.例文帳に追加

本方法はデザイン及びレイアウトの第２のタイミング分析を実行することも含む。 - 特許庁

METHOD FOR CREATING PATTERN DATA, METHOD FOR CREATING DESIGN LAYOUT AND METHOD FOR VERIFYING PATTERN DATA例文帳に追加

パターンデータ作成方法、設計レイアウト作成方法及びパターンデータ検証方法 - 特許庁

(b) The first page of the layout design certificate shall contain at least the following information:例文帳に追加

(b) 配置設計証明書の第1 頁には，少なくとも次の情報を記載する。 - 特許庁

To provide a game machine capable of easily changing a design and a layout of a front door.例文帳に追加

前面扉のデザイン及びレイアウトを容易に変更できる遊技機を提供する。 - 特許庁

To support design of a branch layout in consideration of the effect of a clamp of a wire harness.例文帳に追加

ワイヤハーネスのクランプの影響を考慮した分岐レイアウトの設計を支援する。 - 特許庁

To perform quantitative analysis by estimating influence of a parasitic element before layout design.例文帳に追加

レイアウト設計前に寄生素子の影響を予測し、定量的な解析を行う。 - 特許庁

(2) The effect of a layout-design exploitation right shall not extend to any acts of manufacturing semiconductor integrated circuits utilizing the registered layout-design in the case where it is for the purpose of analysis or evaluation. 例文帳に追加

２　回路配置利用権の効力は、解析又は評価のために登録回路配置を用いて半導体集積回路を製造する行為には、及ばない。 - 日本法令外国語訳データベースシステム

To efficiently design the layout of a macro cell, without increasing the number of placement template.例文帳に追加

配置テンプレートの数を増やすことなく、効率的にマクロセルのレイアウトを設計する。 - 特許庁

By repeating these steps, the layout design of the cell using the robot by the user is executed.例文帳に追加

これを繰り返してユーザによるロボットを用いたセルのレイアウト設計がなされる。 - 特許庁

In a product design step, chip layout data of a product to which the CP pattern (33) is applied is created with reference to the layout of the macro cell of the cell design library (4).例文帳に追加

製品設計段階において、セル設計ライブラリ（４）のマクロ・セルのレイアウトを参照してＣＰパターン（３３）を適用した製品のチップレイアウトデータを作成する。 - 特許庁

A design rule checker 115 subsequently processes the marked layout pattern and validates all but the marked patterns of the second layout pattern against a set of specified design rules.例文帳に追加

デザインルールチェッカー115は続いてマークされたレイアウトパターンを処理し、特定のデザインルールのセットに照らして、第２レイアウトパターンのマークされたパターンを除いた全てについて検証する。 - 特許庁

To provide a system and a method for integrated circuit design for enhancing the productivity of a circuit layout by the creation of hierarchical design rules which capture localized layout requirements.例文帳に追加

局所化したレイアウト要件を取り込む階層設計ルールの発生により、回路レイアウトの生産性を高める、集積回路設計システムおよび方法を開示する。 - 特許庁

To efficiently design the layout of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計を効率よく行えるようにすることである。 - 特許庁

LAYOUT CORRECTION/LIBRARY CELL REPLACEMENT MODULE AND EDA TOOL FOR SEMICONDUCTOR DEVICE DESIGN例文帳に追加

レイアウト修正・ライブラリセル置換モジュール及び半導体装置設計用ＥＤＡツール - 特許庁