「Layout-Design」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a technique and structure applicable for making the layout design of an edge pad type chip by utilizing a layout of a center pad type chip.例文帳に追加

センターパッド型チップのレイアウトを利用してエッジパッド型チップのレイアウト設計を行うために適用可能な技術・構成を提供すること。 - 特許庁

To provide an analog-digital conversion circuit that can easily revise the design of a layout pattern to revise a resolution in a short time and to provide a layout generating method, a layout generator and a layout generating program.例文帳に追加

分解能の変更のためのレイアウトパターンの設計変更を容易かつ短時間に行うことができるアナログ−デジタル変換回路、レイアウト作成方法、レイアウト作成装置およびレイアウト作成プログラムを提供することである。 - 特許庁

With respect to the layout design of the wiring between the blocks and the interface logic block, an inter-block wiring design is first performed, a result thereof is fixed, and next, layout design of all the interface logic blocks is performed in a lump in consideration of inter-block wiring delay obtained from the fixed inter-block wiring design result.例文帳に追加

インタフェイス論理ブロックとブロック間配線のレイアウト設計については、まずブロック間配線設計を行い、その結果を固定し、次に、固定したブロック間配線設計結果から得られるブロック間配線遅延を考慮して、全てのインタフェイス論理ブロックのレイアウト設計を一括して行う。 - 特許庁

The DRC section performs Design Rule Check (DRC) by referring the layout information of an internal wiring in a capacitor cell and the layout information of a signal wiring in the semiconductor integrated circuit of a design object.例文帳に追加

ＤＲＣ部は、キャパシタセルにおける内部配線のレイアウト情報と、設計対象の半導体集積回路における信号配線のレイアウト情報とを参照してデザインルールチェック（ＤＲＣ）を行う。 - 特許庁

To provide a timing design facilitation method and a design device, facilitating controllability and estimation of wiring between gates important in a timing design without losing the whole optimality of a logic circuit layout design.例文帳に追加

論理回路レイアウト設計の全体最適性を失うことなく、タイミング設計で重要となるゲート間配線の見積もり、制御性を容易にするタイミング設計容易化方法および設計装置を提供する。 - 特許庁

Next, component parameters are extracted from the layout design 25 (26) and the extracted components parameters are used for the simulation of the design (27).例文帳に追加

次いで、レイアウト設計２５からコンポーネント・パラメータを抽出２６し、抽出したコンポーネント・パラメータをその設計のシミュレーション２７に使用する。 - 特許庁

114.2. The application may be accompanied by a specimen of the article embodying the industrial design or layout-design and shall be subject to the payment of the prescribed fee.例文帳に追加

114.2出願は，意匠又は回路配置を具現化した物品の見本を伴うことができ，また，所定の手数料の納付を必要とする。 - 特許庁

To provide a design method and a device for creating a high-quality layout in a short time by the use of a design system for a standard cell.例文帳に追加

スタンダードセルの設計方式を用いて、品質の高いレイアウトを、短時間で作成することを可能とする設計方法と装置の提供。 - 特許庁

To provide a layout designing method for reducing the wiring congestion occurring when a wiring design of a circuit is processed, and preventing the reversion of the design.例文帳に追加

回路の配線設計処理時に生じる配線混雑を低減し、設計の後戻りを防止するレイアウト設計方法を提供する。 - 特許庁

To shorten a design required time by simplifying timing convergence for the design change(ECO) of a circuit after the layout of clock wiring.例文帳に追加

クロック配線のレイアウト後における回路の設計変更（ＥＣＯ）に対して、タイミング収束を容易にして設計所要時間を短縮する。 - 特許庁

To provide a design method and device, allowing short-time production of a high-quality layout by use of a design system for a standard cell.例文帳に追加

スタンダードセルの設計方式を用いて、品質の高いレイアウトを、短時間で作成することを可能とする設計方法と装置の提供。 - 特許庁

To provide an electric junction box which can improve a degree of freedom of layout design thereof and can realize high density component layout of a vehicle.例文帳に追加

電気接続箱の配置設計の自由度を向上し、車両の部品配置の高密度化を実現することができる電気接続箱を提供する。 - 特許庁

To provide a layout design method for accurately and easily designing the layout of a semiconductor integrated circuit provided with elements needed to be specified in pairs.例文帳に追加

ペア指定する必要がある素子を含む半導体集積回路のレイアウト設計を正確かつ容易に行うレイアウト設計方法を提供する。 - 特許庁

To enable a layout design method of a semiconductor integrated circuit equipped with a RAM to be improved in layout efficiency without affecting the operation of the RAM.例文帳に追加

ＲＡＭを備える半導体集積回路のレイアウト設計方法において、ＲＡＭの動作に影響を与えることなくレイアウト効率を向上させる。 - 特許庁

Since the evaluation is performed by using a circuit design value and actual pattern layout data, the more precise and highly accurate evaluation based on the actual pattern layout is performed.例文帳に追加

回路設計値と実際のパターンレイアウトデータを用いて評価するので、実際のパターンレイアウトに即した、より正確で高精度な評価が行える。 - 特許庁

Sec.114 Contents of the Application 114.1. Every application for registration of an industrial design or layout-design shall contain: (a) A request for registration of the industrial design or layout-design; (b) Information identifying the applicant; (c) An indication of the kind of article of manufacture or handicraft to which the design or layout-design shall be applied; (d) A representation of the article of manufacture or handicraft by way of drawings, photographs or adequate graphic representation of the industrial design or of the layout-design as applied to the article of manufacture or handicraft which clearly and fully discloses those features for which protection is claimed; and (e) The name and address of the creator, or where the applicant is not the creator, a statement indicating the origin of the right to the industrial design or layout-design registration.例文帳に追加

第114条 出願の内容 114.1意匠又は回路配置の登録出願には，次のものを含まなければならない。 (a)意匠又は回路配置の登録願書 (b)出願人を特定する情報 (c)意匠又は回路配置を適用する工業上の物品又は手工芸品の種類の表示 (d)保護を求める特徴を明確かつ十分に開示する，工業上の物品又は手工芸品に適用した意匠又は回路配置の図面，写真又は適当な図形表示の方法による当該工業上の物品又は手工芸品の表示 (e)創作者の名称及び住所，又は出願人が創作者でない場合は意匠又は回路配置の登録を受ける権原を示す陳述 - 特許庁

To provide a part layout support device capable of shortening a design period by using data for a circuit part mounting area in circuit board design in an early stage of casing design.例文帳に追加

筐体設計の早い段階で回路部品搭載領域に関するデータを回路基板設計で利用して設計期間を短縮することができる部品配置支援装置を提供する。 - 特許庁

To provide a circuit designing tool to reduce possible deviation in the subsequent implementation of a circuit, in automated optimization of a circuit design before a detailed design layout, by determining the probability of violation on design constraints in advance.例文帳に追加

詳細な設計レイアウトを実行する前の回路設計の自動最適化において、設計制約違反の確率を事前に判定して、実装時の誤りを低減する。 - 特許庁

A logically synthesizing/physically designing part 20 uses information about the reference cell to perform a design up to a layout design according to circuit information stored in a design specification storing part 10.例文帳に追加

論理合成／物理設計部２０は、設計仕様格納部１０に格納されている回路情報に従い、上記基準セルに関する情報を用いてレイアウト設計までの設計を行う。 - 特許庁

To provide a layout method of an integrated circuit device that allows a layout design of the integrated circuit device to be executed with less man-hours and in a short period of time, and further to provide a layout device, a program, an information storage medium and the like.例文帳に追加

少ない工数で、短期間に集積回路装置のレイアウト設計が可能な集積回路装置のレイアウト方法、レイアウト装置、プログラム及び情報記憶媒体等を提供する。 - 特許庁

This layout processor 11 stores the arrangement information of a plurality of figures created by the layout design in a memory 13, and displays each figure on a display 15 with the layout corresponding to the arrangement information.例文帳に追加

レイアウト処理装置１１は、レイアウト設計により作成された複数の図形の配置情報をメモリ１３に記憶し、その配置情報に応じたレイアウトで各図形を表示装置１５に表示する。 - 特許庁

A layout pattern preparation section 27 in a lithographic process margin evaluation device 120 prepares a plurality of design layout patterns, with the use of analysis conditions and information stored in a layout pattern template holding section 22.例文帳に追加

リソグラフィプロセスマージン評価装置１２０内のレイアウトパターン作成部２７は、解析条件とレイアウトパターンテンプレート保持部２２に保存された情報とを用いて複数の設計レイアウトパターンを作成する。 - 特許庁

To provide a semiconductor device, a layout data designing device, and a recording medium where layout design time is shorter by simplifying cell arrangement and connection of a power-source wiring, related to a multiple power source layout.例文帳に追加

多電源レイアウトにおけるセルの配置及び電源配線の接続を簡素化し、レイアウト設計時間の短縮を図ることができる半導体装置、レイアウトデータ設計装置、及び記録媒体を提供する。 - 特許庁

Layout design processing in the layout hierarchy blocks (floor planning, initial placement, ideally clocked timing optimization synthesis) is next performed (S2), and placement information 48 about the layout hierarchy blocks is fed back to the top level (S3).例文帳に追加

次に、レイアウト階層ブロックでのレイアウト設計処理（フロアプラン、初期配置、理想クロックでのタイミング最適化合成）を行い（Ｓ２）、レイアウト階層ブロックの配置情報４８をトップレベルにフィードバックする（Ｓ３）。 - 特許庁

On the basis of a plurality of data and templates used in layout verification in the design of the layout of a semiconductor device, the definition file creating part 11 creates a definition file for use in the layout verification.例文帳に追加

定義ファイル作成部１１は、半導体装置のレイアウト設計におけるレイアウト検証に用いる複数のデータとテンプレートとに基づいて、レイアウト検証に用いる定義ファイルを作成する。 - 特許庁

120.3. Grounds for Cancellation of Layout-Design of Integrated Circuits.- Any interested person may petition that the registration of a layout-design be cancelled on the ground that: (i) the layout-design is not protectable under this Act; (ii) the right holder is not entitled to protection under this Act; or (iii) where the application for registration of the layout-design, was not filed within two (2) years from its first commercial exploitation anywhere in the world. Where the grounds for cancellation are established with respect only to a part of the layout-design, only the corresponding part of the registration shall be cancelled. Any cancelled layout-design registration or part thereof, shall be regarded as null and void from the beginning and may be expunged from the records of the Intellectual Property Office. Reference to all cancelled layout-design registration shall be published in the IPO Gazette.例文帳に追加

120.3集積回路の回路配置登録の取消理由 利害関係人は，次の何れかの理由に基づき登録回路配置の取消を請求することができる。 (i)当該回路配置が本法で保護されない場合 (ii)権利者が本法で保護を受ける権利を有さない場合，又は (iii)回路配置が世界の何れかの地における初回の商業的利用から2年内に当該回路配置について登録出願をしていなかった場合。 回路配置の一部のみに対する取消理由が成立する場合は，その一部のみが取消される。 取消された回路配置又はその一部は最初から無効であったことと見なされ，知的財産庁はその登録を抹消する。すべての登録回路配置の取消内容はIPO公報で公表される。 - 特許庁

To provide a pattern layout method for a liquid crystal panel which improves design efficiency and suppresses a data size.例文帳に追加

設計効率を向上し、データサイズを抑制できる液晶パネル用パターンレイアウト方法を提供する。 - 特許庁

To provide a layout design method of a semiconductor integrated circuit device in which increase in chip size can be suppressed.例文帳に追加

チップサイズの増大を抑制できる半導体集積回路装置のレイアウト設計方法を提供する。 - 特許庁

To provide a multi-layered substrate whose occupation area is reducible, and which is large in degree of freedom of layout design.例文帳に追加

基板の占有面積を小さくでき、レイアウト設計上の自由度が高い多層基板を提供する。 - 特許庁

To provide a paper material feeder having high freedom of design, and enabling a layout to be rearranged freely.例文帳に追加

設計の自由度が高く、レイアウトを自由に組み替えることが可能な紙材供給装置を提供する。 - 特許庁

This format software having a layout and a design capable of wiping away the problems in direct line-dedicated horizontal writing is created.例文帳に追加

直系専用・ヨコ書きで、上記の課題を払拭できるデザインとレイアウトの書式ソフトウエアを作成。 - 特許庁

A layout design device for semiconductor integrated circuit shown in Fig. 1 comprises a wiring part and a delay adjustment part.例文帳に追加

図１に示す半導体集積回路レイアウト設計装置は、配線部と遅延調整部を備える。 - 特許庁

Utilization of invention, device or layout design of integrated circuits without payment of royalty compensation to right's owner.例文帳に追加

発明、考案、意匠、集積回路の配置図を権利者へのロイヤリティの支払いなしに利用すること。 - 特許庁

To design a chip layout which has a reducible circuit area while reducing trouble occurring during manufacture.例文帳に追加

製造時に発生する不具合を減少しつつ、回路面積を縮小可能なチップレイアウトを設計する。 - 特許庁

To provide a layout design method for a semiconductor integrated circuit capable of reducing power consumption.例文帳に追加

消費電力の低減を図ることが可能な半導体集積回路のレイアウト設計方法の提供。 - 特許庁

The rights conferred by the certificate of layout design are confinedto acts performed for commercial purposes.例文帳に追加

配置設計証明書により付与される権利は，商業目的で実行される行為に限定される。 - 特許庁

To provide a beverage brewer that can increase the degree of freedom in layout design.例文帳に追加

レイアウトに関する設計上の自由度を高めることが可能な飲料抽出装置を提供すること。 - 特許庁

To improve degree of freedom in design and workability of installation by shortening distance of layout of metal pipe.例文帳に追加

金属管の引き回し距離を短縮して設計の自由度と設置の作業性を向上させる。 - 特許庁

(3) The registration set forth in the preceding two paragraphs shall be completed by the Minister of Economy, Trade and Industry, with the entry of the relevant matters in the layout-design registry. 例文帳に追加

３　前二項の登録は、経済産業大臣が回路配置原簿に記載して行う。 - 日本法令外国語訳データベースシステム

WIRING METHOD IN LAYOUT DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND FUNCTIONAL MACROS例文帳に追加

半導体集積回路のレイアウト設計における配線方法、半導体集積回路及び機能マクロ - 特許庁

To analyze an ESD of a semiconductor integrated circuit allowing ESD analysis before layout design.例文帳に追加

レイアウト設計を待たずにＥＳＤの解析が可能な半導体集積回路のＥＳＤを解析する。 - 特許庁

To enhance the degree of freedom of layout design by overlapping the microstrip line and the power supply line of an MMIC.例文帳に追加

ＭＭＩＣのマイクロストリップラインと電源配線とを重畳させ、レイアウト設計の自由度を向上する。 - 特許庁

To provide a layout design apparatus capable of designing a semiconductor integrated circuit so that a chip size becomes small.例文帳に追加

チップサイズが小さくなるように、半導体集積回路を設計できるレイアウト設計装置を提供する。 - 特許庁

To execute the high speed operation of the design processing of an integrated circuit under the consideration of the symmetry of layout.例文帳に追加

レイアウトの対称性を考慮して、集積回路の設計処理を高速に行えるようにすること。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, DESIGN SUPPORT SYSTEM AND PROGRAM例文帳に追加

半導体集積回路装置、半導体集積回路装置のレイアウト方法、設計支援システム及びプログラム - 特許庁