「Layout-Design」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To improve the working efficiency of layout design by improving a crosstalk error by a little wiring correction amount.例文帳に追加

少ない配線修正量でクロストークエラーを改善することにより、レイアウト設計の作業効率の向上を図ること。 - 特許庁

To provide the design method of a semiconductor integrated circuit capable of dispensing with visual check of layout data.例文帳に追加

目視によるレイアウトデータのチェックを不要とすること等が可能な半導体集積回路の設計方法等を提供する。 - 特許庁

A circuit information fetching processing means 6 fetches circuit information for circuit data 2 at the initial stage of layout design.例文帳に追加

回路情報取り込み処理手段６はレイアウト設計の初期段階で回路データ２から回路情報を取り込む。 - 特許庁

The creation of placement position constraints from the physical-information-incorporated net list enables a high quality layout design.例文帳に追加

また、物理情報込みネットリストから配置位置制約を作成することにより高品質なレイアウト設計を可能にする。 - 特許庁

STANDARD CELL, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE IN STANDARD CELL SYSTEM AND LAYOUT DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 - 特許庁

To provide a CAD system which can efficiently design a building even when the room layout is changed in the building.例文帳に追加

建物の間取りが変更されても効率よく建物の設計が行える建物用ＣＡＤシステムを提供すること。 - 特許庁

To provide a digital content creation system suitable to create digital content of low-cost and high-design property having well-balanced layout content over the whole layout area.例文帳に追加

レイアウト領域全体に対してバランスのよいレイアウト内容となり、しかも低コストでデザイン性の高い出力用ディジタルコンテンツを生成するのに好適なディジタルコンテンツ作成システムを提供する。 - 特許庁

To obtain a floor planning device for smoothly designing the hierarchical layout of a large-scale LSI by easily making the layers of a logical design and layers, corresponding to the layout structure, correspond to each other.例文帳に追加

論理設計における階層とレイアウト構造に対応した階層を容易に対応付けることで、大規模なＬＳＩの階層レイアウト設計をスムーズに行うためのフロアプラン装置を得る。 - 特許庁

To provide a semiconductor integrated circuit device and a wiring layout method, in which thick power supply wiring will not be formed, high integration density can be realized easily, and moreover flexibility in layout design is enhanced.例文帳に追加

太い電源配線を形成することなく、高集積化に有利でしかもレイアウト設計の自由度を高くした半導体集積回路装置と配線レイアウト方法を提供する。 - 特許庁

To provide a layout design method capable of realizing a layout with good arrangement balance of cells in a clock tree circuit for branching an input clock signal comprising a gated clock circuit.例文帳に追加

入力クロック信号を分岐させるクロックツリー回路がゲーテッドクロック回路を含む場合においても、セルの配置バランスが良いレイアウトを実現できるレイアウト設計方法等を提供する。 - 特許庁

To increase the degree of integration by performing layout compaction with an optical proximity effect taken into consideration, even for layout patterns of irregular arrangements included in circuit design data.例文帳に追加

回路設計データに含まれる不規則な配置のレイアウトパターンに対しても光近接効果を考慮したレイアウトコンパクションを行って半導体集積回路装置の集積度の向上を行う。 - 特許庁

The developer of the IC card system is able to easily generate a virtual file layout 70 in the memory of the test card 30 by using the development language API module by using a file layout design system 10.例文帳に追加

ＩＣカードシステムの開発者は、ファイルレイアウトデザインシステム１０を用い、前記開発言語ＡＰＩモジュールを利用して、容易にテストカード３０のメモリに仮想ファイルレイアウト７０を生成できる。 - 特許庁

The correction pattern is generated according to a calculated value of the size (a correction pattern generating part 50) and a corrected layout pattern is generated by adding the correction pattern to a design layout pattern (a graphic calculating part 52).例文帳に追加

その計算値に従って補正パターンを生成し（補正パターン生成部５０）、その補正パターンを設計レイアウトパターンとを加算して補正済レイアウトパターンを生成する（図形演算部５２）。 - 特許庁

A method of optimizing the layout of a semiconductor device prepares a design rule, circuit connection information and a memory device 1-3 with circuit characteristic information recorded, and uses the design rule, the circuit connection information and the circuit characteristic information to optimize the layout (Step S1).例文帳に追加

半導体装置のレイアウト最適化方法は、デザインルールと、回路接続情報と、回路特性情報が記録された記憶装置１−３を用意し、デザインルールと、回路接続情報と、回路特性情報を用いて、レイアウトを最適化する（ステップＳ１）。 - 特許庁

Article 22 (1) A holder of a layout-design exploitation right or a holder of an exclusive exploitation right may demand that a person who infringes or is likely to infringe his/her own layout-design exploitation right or exclusive exploitation right should discontinue or prevent such infringement. 例文帳に追加

第二十二条　回路配置利用権者又は専用利用権者は、自己の回路配置利用権又は専用利用権を侵害する者又は侵害するおそれがある者に対し、その侵害の停止又は予防を請求することができる。 - 日本法令外国語訳データベースシステム

(3) When the payment has been made by a person in good faith to the holder of a layout-design exploitation right or the holder of an exclusive exploitation right as prescribed in the preceding paragraph, the semiconductor integrated circuits shall be deemed to have been transferred by said holder of a layout-design exploitation right or holder of an exclusive exploitation right. 例文帳に追加

３　善意者が回路配置利用権者又は専用利用権者に対し前項に規定する支払をしたときは、その半導体集積回路は、当該回路配置利用権者又は専用利用権者が譲渡したものとみなす。 - 日本法令外国語訳データベースシステム

In other words, the remarkable modification of the layout caused by analyzing the noise is previously prevented after the design of the layout by analyzing noise before the completion of the layout, necessity of noise reduction measure or the like before layout design is eliminated, and the enlargement of the area caused by performing the measure for the unnecessary part can be avoided.例文帳に追加

すなわち、レイアウト完了前にノイズ解析を行うことにより、レイアウトの設計後においてノイズの解析を行うことに起因するレイアウトの大幅な変更を未然に防ぐとともに、レイアウト設計前におけるノイズ低減対策等の必要性をなくし、不必要な部分においてまで対策をすることに起因して面積が大きくなってしまうといったことを避けることができる。 - 特許庁

To provide a layout apparatus in which wiring resistance between both of wiring forming the same node of two layers is reduced while suppressing the lengthening of the work time of the layout design of a semiconductor integrated circuit device, and a layout method.例文帳に追加

半導体集積回路装置のレイアウト設計の作業時間の長時間化を抑制しつつ、２つの層の同一ノードを形成する両配線間の配線抵抗をより低減することができるレイアウト装置及びレイアウト方法を提供する。 - 特許庁

Even the person who is not an expert can prepare a layout being excellent in quality in a short time because layouts prepared by experts, etc., in the past are stored in the dictionary 3, a desired layout is selected among the layouts to perform a layout design.例文帳に追加

熟練者等が過去に作成したレイアウトをレイアウト辞書３に蓄積しておき、その中から所望のレイアウトを選択してレイアウト設計を行うようにしたため、熟練者でなくても品質の高いレイアウトを短時間で作成することができる。 - 特許庁

To provide a layout verification device for semiconductor integrated circuit, to verify a layout while applying a design standard different by direction, with respect to an element pattern and area formed on each layer or between layers, in verifying layout data.例文帳に追加

レイアウトデータの検証処理において、レイヤ毎及びレイヤ間で形成される素子の図形と領域について方向毎に異なる設計基準を適用してレイアウト検証処理を可能にする半導体集積回路のレイアウト検証装置を提供する。 - 特許庁

To provide a semiconductor device such that crackings of a semiconductor chip can be detected, flexibility of design is further improved, and flexibility of layout of a wiring, layout efficiency of an LSI, and layout efficiency of a package substrate are improved.例文帳に追加

半導体チップに発生するクラックを検知することができ、さらに設計の自由度が向上するとともに配線のレイアウトの自由度やＬＳＩのレイアウト効率およびパッケージ基板のレイアウト効率が向上した半導体装置を提供する。 - 特許庁

Furthermore, various design using an easy curve can be formed by combining the group layout forms of the fence material 4.例文帳に追加

また、柵材４の群の配置態様を組み合わせることにより、緩い湾曲を利用して様々なデザインと成すことができる。 - 特許庁

To provide an input device which insures operability that is not less functionable than a multifunction key and is also not limited by a component layout or a design.例文帳に追加

多機能キーに劣らない操作性を確保し、且つ、部品レイアウトや意匠の制限にならない入力装置を提供する。 - 特許庁

As a result, a freedom of the layout design of each constituting part becomes increasingly larger, and furthermore, a radiating effect of the LED is enhanced.例文帳に追加

この結果、各構成部品のレイアウト設計の自由度が増して大きくなり、しかも、ＬＥＤの放熱効果が向上される。 - 特許庁

To provide a method for manufacturing a semiconductor device by which whether a design layout pattern is good or not can be discriminated and a clear guideline for correction is presented.例文帳に追加

設計レイアウトパターンの良否判定が可能で修正指針の明確な半導体装置の製造方法を提供する。 - 特許庁

To easily design a layout of a device by effectively using a space for arranging the device of a turning frame, in a small rear end turning type shovel.例文帳に追加

後端小旋回型ショベルにおける旋回フレームの機器配置スペースを有効活用して機器のレイアウトを容易化すること。 - 特許庁

Then the concentration of pad wiring to a particular side is eliminated, without causing lowering of layout efficiency and reduction of the degree of design completion.例文帳に追加

特定の辺へのパッド配線集中をなくし、レイアウト効率の低下や設計完成度の低下を招くことがなくなる。 - 特許庁

An image trimmed in the trimming area 501 is inserted into the selected layout frame of the template to generate an edited design.例文帳に追加

トリミング領域５０１でトリミングした画像を、テンプレートの選択されたレイアウト枠に嵌め込んで編集後のデザインを生成する。 - 特許庁

To quickly obtain the optimal circuit under the consideration of the final layout of a chip from an operation level whose design abstraction level is much higher.例文帳に追加

より設計抽象度の高い動作レベルからチップの最終レイアウトを考慮した最適な回路を短時間に得ること。 - 特許庁

The hierarchical structure information extraction section 102 extracts the data relating to the hierarchical structure of respective function blocks from layout design data.例文帳に追加

階層構造情報抽出部１０２は、レイアウト設計データから各機能ブロックの階層構造に関するデータを抽出する。 - 特許庁

To provide the design method of a semiconductor integrated circuit by which the duty adjustment of a clock after layout can be facilitated.例文帳に追加

レイアウト後のクロックのデューティ調整を容易に行なうことのできる、半導体集積回路の設計方法を提供する。 - 特許庁

To provide a method for designing a semiconductor integrated circuit, for suitably suppressing the generation of reinstatement after layout design.例文帳に追加

レイアウト設計後の出戻りの発生を好適に抑制することのできる半導体集積回路の設計方法を提供する。 - 特許庁

a. Form No. 201 "Application for a Certificate of a Layout Design of an Integrated Circuit" where the information shall be recorded in accordance with Article 19 below.例文帳に追加

(a) 様式201「集積回路の配置設計証明書出願」：これには次の第19 条に基づいて情報を記入する。 - 特許庁

Protection shall not apply to any concept, process, technology or any coded information stored in the layout design of an integrated circuit. 例文帳に追加

保護は、集積回路の回路配置に保存された、概念、過程、技術又はコード化された情報には与えられてはならない。 - 特許庁

To accurately and reliably correct a layout pattern in a very short period of time in handling a minimum area design rule violation in a diagram unit.例文帳に追加

図形単位での最小面積デザインルール違反に対して、大幅に短時間で正確かつ確実にレイアウトパターンを修正する。 - 特許庁

To provide a business form design device for easily designing and printing the layout of a business form even by using a low performance printer.例文帳に追加

低性能プリンタを利用しても、帳票のレイアウトを容易に設計して印刷できる帳票設計装置を提供する。 - 特許庁

(i) a person who intends to file a request for the issuance of a certified copy or an extract of the layout-design registry pursuant to the provision of paragraph (1) of the preceding Article; and 例文帳に追加

一　前条第一項の規定により回路配置原簿の謄本又は抄本の交付を請求しようとする者 - 日本法令外国語訳データベースシステム

(iii) a person who intends to file a request for the issuance of a certified copy or an extract of the layout-design registry pursuant to paragraph (1) of the preceding Article; and 例文帳に追加

三　前条第一項の規定により回路配置原簿の謄本又は抄本の交付を請求しようとする者 - 日本法令外国語訳データベースシステム

To provide a layout design method capable of automatically performing chip overlap arrangement for stack mounting by a bump.例文帳に追加

バンプによるスタック実装のためのチップ重ね合わせ配置を自動的に行うことのできるレイアウト設計方法を提供する。 - 特許庁

METHOD FOR ESTIMATING FILM THICKNESS, LAYOUT DESIGN METHOD, MASK PATTERN DESIGNING METHOD FOR EXPOSING MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法 - 特許庁

To reduce the total of scan path lengths in the layout design of a test-facilitated semiconductor integrated circuit having plural scan paths.例文帳に追加

複数のスキャンパスをもつテスト容易化半導体集積回路のレイアウト設計において、スキャンパス長の合計を小さくする。 - 特許庁

To automatically predict the design constraint of analog cell layout from circuit diagram data without depending on the skill of a designer.例文帳に追加

アナログセルレイアウトの設計制約を設計者の熟練度に依らずに回路図データから自動予測することができるようにすること。 - 特許庁

To provide a layout design method capable of preventing malfunction caused by a clock skew, and allowing easy materialization.例文帳に追加

クロックスキューを原因とする誤動作を防止することができると共に容易に実現可能なレイアウト設計方法を提供する。 - 特許庁

To provide a semiconductor device raising area efficiency and flexibility in layout design and a method of manufacturing the semiconductor device.例文帳に追加

面積効率やレイアウト設計の自由度を向上させた半導体装置及び半導体装置の製造方法を提供すること。 - 特許庁

To provide a semiconductor device which can more increase the degree of freedom of layout design by effectively using a semiconductor substrate.例文帳に追加

半導体基板を有効に利用し、レイアウト設計の自由度をより高くすることができる半導体装置を提供する。 - 特許庁