1153万例文収録!

「Layout-Design」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Layout-Designの意味・解説 > Layout-Designに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Layout-Designの部分一致の例文一覧と使い方

該当件数 : 1257



例文

To arrange cells within a short time while guaranteeing a fixed cell arrangement quality in a layout design step for a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計工程において、一定のセル配置品質を保証し、短時間でのセル配置を可能とする。 - 特許庁

Then, top level layout design processing (initial placement, clock synthesis, timing optimization synthesis considering clock delay propagation, routing) is performed (S4).例文帳に追加

次に、トップレベルでのレイアウト設計処理(初期配置、クロック合成、クロック遅延伝播を考慮したタイミング最適化合成、配線)を行う(S4)。 - 特許庁

To improve a slew rate without changing a netlist in layout design of a semiconductor integrated circuit including a network with many branches.例文帳に追加

分岐が多い回路網を含む半導体集積回路のレイアウト設計において、ネットリストを変更することなしに、スルーレートを改善する。 - 特許庁

METHOD FOR DESIGNING PACKAGE OF SEMICONDUCTOR DEVICE, LAYOUT DESIGN TOOL FOR EXECUTING THE SAME AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

半導体装置のパッケージ設計方法、これを実施するためのレイアウト設計ツール及びこれを用いた半導体訴追の製造方法 - 特許庁

例文

In the method, design layout 22C is corrected by using leveling offset 22D as defocusing value of input parameter 22G to create the OPC model.例文帳に追加

入力パラメータ22Gのデフォーカス値として、レベリングオフセット22Dを用いて設計レイアウト22Cを補正し、OPCモデルを作成する。 - 特許庁


例文

In the case of the photographic New Year's postcard, the frame of the picture, layout of the name and address, decoration design and the like are usually specified in advance. 例文帳に追加

写真を用いた年賀状ではあらかじめ写真の枠、名前・住所のレイアウト、装飾のデザイン等が決まっている場合が多い。 - Wikipedia日英京都関連文書対訳コーパス

To provide a method for enhancing the efficiency of the proximity correction of a pattern forming process in terms of given chip layout design, and constitution therefor.例文帳に追加

所与のチップ・レイアウト設計に関するパターン形成プロセスの近接補正の効率を高める方法および構成を提供すること。 - 特許庁

To solve the problem that an inter-wiring capacitance value is changed since a dummy metal is inserted to a layout after timing is matched after the end of layout routing processing when preparing a mask required for manufacturing a semiconductor device, timing design is required again and a design period (TAT) from the end of the layout routing processing to mask preparation becomes long.例文帳に追加

半導体装置製造に必要なマスク作成時において、配置配線処理終了後のタイミングを合わせ込んだ後のレイアウトにダミーメタルを挿入するために、配線間容量値が変化してしまい、再度タイミング設計が必要となり、配置配線処理終了からマスク作成までの設計期間(TAT)が長くなってしまう。 - 特許庁

To provide a method for verifying optical proximity effect correction using a layout-to-layout inspection method that enables accurate and precise inspection of differences between an original design of a semiconductor device and a revised design of the semiconductor device and verification of accuracy of the optical proximity effect correction by considering exposure conditions.例文帳に追加

露光条件を考慮することで、半導体の原デザインと半導体の修正デザインとの間の差異点及び光学近接効果補正の正確度を正確かつ精密に検査できるレイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法を提供する。 - 特許庁

例文

To provide a layout-design method and a layout-design program, capable of simply providing a securement of a power source main line for supplying a stable power voltage and a preferred clock tree structure, by arranging a capacitor between power sources, and to provide a clock driver in the region under the power source wiring.例文帳に追加

電源配線の直下領域に電源間容量とクロックドライバとを配置して、安定した電源電圧を供給する電源幹線の確保と好適なクロックツリー構造とが簡便に提供可能なレイアウト設計方法、およびレイアウト設計プログラムを提供すること。 - 特許庁

例文

A block edition part 162 is provided with a content edition function for accepting the edition of content to be displayed in the block; a layout selection function for accepting the selection of the layout of content to be displayed in the block; and a design selection function for accepting the selection of the design of content displayed in the block.例文帳に追加

ブロック編集部162は、ブロックに表示するコンテンツの編集を受け付けるコンテンツ編集機能と、ブロックに表示されるコンテンツのレイアウトの選択を受け付けるレイアウト選択機能と、ブロックに表示されるコンテンツのデザインの選択を受け付けるデザイン選択機能とを有する。 - 特許庁

To perform layout design achieving an intuitively graspable concrete equipment arrangement route by considering various conditions, and to easily perform layout design recognizing the detailed configurations of equipment, the three-dimensional connection of equipment and the recognition of the three-dimensional arrangement space of equipment.例文帳に追加

諸条件を考慮して、直感的に把握可能な具体的な機器配置ルートを実現するレイアウト設計を行うと共に、機器の詳細な構成、3次元での機器同士の接続、及び3次元での機器の配置スペースを認識したレイアウト設計を簡易に行うことを可能とする。 - 特許庁

To provide an apparatus and method for optimizing an IC design by which a design time is shortened in order to correct constraint violations of timing or the like of an initial layout due to a layout result incapable of being considered at the time of logical synthesis, and the IC operating at a high speed is designed.例文帳に追加

論理合成時にレイアウト結果を考慮できないことに起因する初期レイアウトのタイミング等の制約違反を修正するための設計時間を短縮し且つ高速に動作するICを設計するICの設計最適化装置および方法を提供する。 - 特許庁

To provide a method for reusing design assets of an operational amplifier by which existing design assets can be easily recycled and time for reuse can be shortened, and to provide the operational amplifier capable of realizing it, an apparatus for generating layout, and a program for generating layout.例文帳に追加

既存の設計資産を容易に再利用することができるとともに再利用のための時間を短縮することができる演算増幅器の設計資産の再利用方法、それを実現可能な演算増幅器、レイアウト作成装置およびレイアウト作成プログラムを提供することである。 - 特許庁

To dispense with remarkable modification and redoing of layout after layout design by enlarging noise reduction and noise resistance and enlarge no area caused by performing a measure for an unnecessary part in the design method of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の設計方法において、ノイズ低減やノイズへの耐性を大きくすることにとって、レイアウト設計後のレイアウトの大幅な変更ややり直しは不要となし、また不必要な部分においてまで対策をすることに起因して面積が大きくなってしまうことがないようにする。 - 特許庁

In a pattern correction method of an embodiment, the distribution of pattern coverage on a design layout in the periphery of a position, where an on-substrate pattern becomes an error pattern when the on-substrate pattern corresponding to the design layout of a circuit pattern is formed on a substrate, is calculated.例文帳に追加

実施形態のパターン修正方法では、回路パターンの設計レイアウトに対応する基板上パターンを基板上に形成した場合に前記基板上パターンがエラーパターンとなる位置の周辺における前記設計レイアウト上でのパターン被覆率の分布を算出する。 - 特許庁

Thus, while securing connections between cells or cells and other patterns by the pins and contacts of the wiring on the cell boundary and in the cell, a layout design can be generated that satisfies the design rule.例文帳に追加

これによりセル境界部やセル内配線部のピンやコンタクトによりセル同士および他の配線パターンとの接続を確保しながら、デザインルールを満たすようなレイアウトデザインを生成することができる。 - 特許庁

The circuit design (250, 300) is stored on a computer readable medium and contains an electronic representation of a layout pattern (260, 258, 302) for at least one layer of the circuit design on an integrated circuit.例文帳に追加

回路設計図(250,300)は、コンピュータ可読媒体上に格納され、集積回路上の回路設計図のうち少なくとも一層のレイアウトパターン(260,258,302)の電子表象を含む。 - 特許庁

To provide a layout system achieving natural and stable arrangement in design based on the contents and information of raw material data, even if a user does not have advanced knowledge in design.例文帳に追加

ユーザがデザイン上の高度な知識を持たなくても、素材データの内容、情報に基づいて、デザイン上、自然かつ安定感のある配置をすることできるレイアウトシステムを提供することを目的とする。 - 特許庁

Then, the system layouts 4a, 4b, 4c and so on generated by the system layout generating means 3 are evaluated according to a preliminarily designated evaluation criterion by an evaluating means 5, and the most highly evaluated system layout 6 is stored in a system layout storing means 7 as a design result.例文帳に追加

そして、評価手段5により、システムレイアウト生成手段3で生成されたシステムレイアウト4a,4b,4c,・・・が、予め指定された評価基準にしたがって評価され、最も高く評価されたシステムレイアウト6が設計結果としてシステムレイアウト記憶手段7に格納される。 - 特許庁

The layout verification apparatus includes: a voltage potential recognition processing section that recognizes the voltage potential of a conductive layer based on graphic data of a layout; and a reference verification section of voltage potential dependence design that verifies the layout of the semiconductor apparatus based on the recognized potential of the conductive layer.例文帳に追加

本発明の一態様は、レイアウトの図形データに基づいて、導電層の電位を認識する電位認識処理部と、認識された前記導電層の電位に基づいて、前記半導体装置のレイアウトを検証する電位依存設計基準検証部とを備えたレイアウト検証装置である。 - 特許庁

The resistance value parasitic on the wiring is reduced by expanding the wiring width in the layout to a designated wiring width within the range of a layout criterion by giving information on the maximum wiring width, and processing priority to the wiring in the design drawing of the circuit or the wiring pattern in layout data.例文帳に追加

回路設計図中の配線又はレイアウトデータ中の配線図形に対して最大配線幅及び処理優先度の情報を与えることでレイアウトルール違反を生じない範囲内でレイアウト中の配線幅を指定配線幅まで拡大し、配線に寄生する抵抗値を低減する。 - 特許庁

113.3. Only layout -designs of integrated circuits that are original shall benefit from protection under this Act. A layout-design shall be considered original if it is the result of its creator's own intellectual effort and is not commonplace among creators of layout-designs and manufacturers of integrated circuits at the time of its creation.例文帳に追加

113.3独創性のある集積回路の回路配置のみが本法による保護を受ける。独創性のある回路配置とは,創作者による知的成果であり,かつ創作時において回路配置の創作者又は集積回路の製造者の間においてありふれたものでないものをいう。 - 特許庁

To provide a small-sized power regulator excelling in its heat radiating wherein the freedom of the design of the layout of the electronic components integrated into it is secured.例文帳に追加

小型で放熱性に優れ、かつ内蔵された電気部品のレイアウト設計における自由度を確保した電力調整器を提供する。 - 特許庁

Therefore, the pitch of layout of sense amplifier drivers NSAD and PSAD and the local data transfer gate LDQG can be relaxed, and a design rule can be relaxed.例文帳に追加

このため、センスアンプドライバNSAD、PSADやローカルデータ転送ゲートLDQGのレイアウトのピッチを緩和でき、デザインルールを緩和できる。 - 特許庁

To provide an elevator device capable of providing degrees of freedom to layout design for each story floor near a platform.例文帳に追加

本発明は、各階床における乗降口近傍のレイアウト設計に自由度を与えることが可能なエレベーター装置を提供することにある。 - 特許庁

In a layout design screen 71, a robot image 77 and a unit image 52 of a unit related to the surrounding are displayed in an installation region figure 73.例文帳に追加

レイアウト設計画面71において、設置領域図73にロボットイメージ77と、その周辺に関連するユニットのユニットイメージ52を表示する。 - 特許庁

To improve reliability by reliably preventing excessive displacement of an elastic contact segment, without lowering the efficiency of material cutting layout or flexibility of design.例文帳に追加

材料取りの効率及び設計自由度を低下させることなく、弾性接触片の過変位を確実に防止して、信頼性を向上させる。 - 特許庁

Also, at the end of layout processing, the power source wiring is added to any marginal part on a design rule on an LSI to execute power source reinforcement (S111).例文帳に追加

また、レイアウト処理の最後に、LSI上のデザインルール上余裕のある箇所に電源配線を追加し電源補強を行う(S111)。 - 特許庁

To provide an improved method for designing an Levenson type phase shifting mask with which the phase shape collision within a design layout can be solved.例文帳に追加

設計レイアウト内部の位相形状衝突を解決できるレベンソン型位相シフトマスクを設計する改善された方法を提供すること。 - 特許庁

To synchronously display a plurality of GUI screens having a different operation method, layout, and design while maintaining the consistency of display data.例文帳に追加

異なる操作方法、レイアウト、デザインを有する複数のGUI画面を、表示データの整合性を維持しつつ、同期して表示できるようにする。 - 特許庁

To provide a partition structure of a modular building which can improve the design of indoor space of the modular building and also freely change the layout.例文帳に追加

ユニット建物の室内空間のデザイン性を高めつつ間取りを自由に変更することができるユニット建物の間仕切構造を提供する。 - 特許庁

To increase amount of oil recovery from blow-by gas and to improve a layout character by suppressing increase in constraint on an engine design.例文帳に追加

ブローバイガスからのオイルの回収量を多くすると共にエンジン設計上の制約を増大させないようにしてレイアウト性を向上する - 特許庁

Additional layout for the power supply lines is thereby unnecessary in the cells, resulting in area reduction as well as enabling to design by using an existing automatic placement and routing tool.例文帳に追加

そのために、セルにはあらかじめ上記データ保持回路用電源のための端子を通常の信号線と同様に設けて設計しておく。 - 特許庁

To achieve a counter device which can enhance time precision of a counter and can facilitate timing verification and layout work of logic IC design.例文帳に追加

カウンタの時間精度を向上させ、ロジックIC設計のタイミング検証及びレイアウト作業を容易にすることが可能なカウンタ装置を実現する。 - 特許庁

(2) A holder of an exclusive exploitation right shall have the exclusive right to exploit the registered layout-design in the course of trade to the extent laid down in the act of establishment. 例文帳に追加

2 専用利用権者は、設定行為で定めた範囲内において、業としてその登録回路配置を利用する権利を専有する。 - 日本法令外国語訳データベースシステム

(2) A holder of a non-exclusive exploitation right shall have the right to exploit the registered layout-design in the course of trade to the extent laid down in the act of establishment. 例文帳に追加

2 通常利用権者は、設定行為で定めた範囲内において、業としてその登録回路配置を利用する権利を有する。 - 日本法令外国語訳データベースシステム

Thanks to the IDE's Free Design paradigm, you no longer have to struggle with layout managers to control the size and position of the components within your containers.例文帳に追加

IDE ではフリーデザイン方式が採用されているので、レイアウトマネージャーを使ってコンテナ内のコンポーネントのサイズや位置を制御する必要がありません。 - NetBeans

Basic design for castle construction is called nawabari (castle plan; general term for the layout of a castle and its component structures) or keishi and the most important element is arrangement of Kuruwa (walls of a castle). 例文帳に追加

築城に際しての基本設計を縄張(なわばり)あるいは径始・経始(けいし)といい、その中心は曲輪の配置にあった。 - Wikipedia日英京都関連文書対訳コーパス

Then, the design terminal 50 transmits layout information, function information and dot pattern information to a server 5, as form information, to store it in the server 5.例文帳に追加

そして、設計端末50は、レイアウト情報、機能情報及びドットパターン情報を用紙情報としてサーバ5へ送信し、サーバ5に記憶する。 - 特許庁

To provide a semiconductor integrated circuit having a function block for which a layout design is performed without influenced by the crosstalk noise not like in a prior art.例文帳に追加

従来と比べてクロストークノイズの影響を受けないレイアウト設計を行った機能ブロックを有する半導体集積回路を提供する。 - 特許庁

To prevent an HDD that performs biaxial rotation from being damaged without giving limit to the design layout of merchandise where the HDD is mounted on a movable part.例文帳に追加

HDDが可動部に搭載されている商品のデザインのレイアウトに制限を与えず、2軸回転するHDDの破損を防ぐ。 - 特許庁

To provide a semiconductor storage device which can enhance robustness against a soft error and improve the degree of flexibility in layout design.例文帳に追加

ソフトエラーに対する耐性を高めることが可能であり、かつ、レイアウト設計の自由度を高めることが可能な半導体記憶装置を提供する。 - 特許庁

Thanks to the NetBeans Free Design paradigm, you no longer have to struggle with layout managers to control the size and position of the components within your containers.例文帳に追加

NetBeans ではフリーデザイン方式が採用されているので、レイアウトマネージャーを使ってコンテナ内のコンポーネントのサイズや位置を制御する必要がありません。 - NetBeans

To suppress the manufacturing cost for a variable displacement gas compressor and to improve the flexibility in layout design of its oil supply passage and the like.例文帳に追加

容量可変型気体圧縮機において、製造コストを抑制するとともに油供給通路等の配置設計の自由度を向上させる。 - 特許庁

To provide a method for manufacturing an exposure mask by which a mask pattern with high dimensional accuracy can be formed without depending on the layout of the design pattern.例文帳に追加

設計パターンのレイアウトによらずに寸法精度の良好なマスクパターンを形成することが可能な露光マスクの作製方法を提供する。 - 特許庁

To work out a design and an estimation of a construction cost within a short period of time when a room layout designing of a house equipped with a storage section is performed and to enable the freedom degree of room layout to promote its flexibility while controlling the construction cost.例文帳に追加

収納部を備えた住宅の間取りを設計する際に、設計及び建築費の見積もりを短時間に行うことができ、しかも、施工コストを抑えながら間取りの自由度を高めるようにする。 - 特許庁

To provide a design method for a semiconductor device for correctly creating circuit data by using parasitic capacity and parasitic resistance extracted from layout data designed in each section without designing a whole layout.例文帳に追加

レイアウト全体を設計することなく、各部分で設計したレイアウトデータから抽出した寄生容量及び寄生抵抗を用いた回路データを正しく作成する半導体装置の設計方法を提供する。 - 特許庁

A design support apparatus acquires thermal analysis results, having an area 1 having a predetermined temperature or higher in layout data 100 on a circuit being designed and analysis results of paths in the layout data 100.例文帳に追加

設計支援装置は、設計対象回路のレイアウトデータ100内で所定温度以上となる領域1を有する熱解析結果と、当該レイアウトデータ100内のパスに関する解析結果とを取得する。 - 特許庁

例文

A logic connection information extraction part 3 extracts logic connection information from a logic circuit diagram stored in a logic circuit diagram storage part 2, and a layout editing part 5 performs the layout design according to the logic connection information.例文帳に追加

論理接続情報抽出部3は、論理回路図格納部2に格納されている論路回路図から、論理接続情報を抽出し、レイアウト編集部5が論理接続情報どおりにレイアウト設計を行う。 - 特許庁




  
本サービスで使用している「Wikipedia日英京都関連文書対訳コーパス」はWikipediaの日本語文を独立行政法人情報通信研究機構が英訳したものを、Creative Comons Attribution-Share-Alike License 3.0による利用許諾のもと使用しております。詳細はhttp://creativecommons.org/licenses/by-sa/3.0/ および http://alaginrc.nict.go.jp/WikiCorpus/ をご覧下さい。
  
Copyright © Japan Patent office. All Rights Reserved.
  
日本法令外国語訳データベースシステム
※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。
  
Copyright © Japan Patent office. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
© 2010, Oracle Corporation and/or its affiliates.
Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS