「Layout-Design」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To provide a layout design support device for automatically making piping path data correspond to piping system data, and completing a piping design in an early stage.例文帳に追加

本発明は、配管経路データと配管系統データとを自動的に対応付け、配管設計を早期完了可能なレイアウト設計支援装置を提供する。 - 特許庁

To provide a house design system in which a house heat insulation performance can be satisfied while meeting the client needs for appearance design, room layout and the like.例文帳に追加

外観デザインや間取りに関する顧客ニーズを満たしつつも住宅断熱性能を満足することができる住宅設計システムを提供する。 - 特許庁

To provide automatic layout and format setting of content in design of a specific medium, and automatic format setting in the change of design.例文帳に追加

本発明は、特定媒体のデザインに対するコンテンツの自動的なレイアウトおよび書式設定と、デザインの変更に対する自動的な書式設定を提供する。 - 特許庁

The arrangement of a plurality of bonding pads 1 is determined according to every design rule, followed by completing a layout design for individual function blocks and then selecting the bonding pads 1 after the arrangement determination.例文帳に追加

デザインルールごとに複数個のボンディングパッド１の配置を決定し、各機能ブロックのレイアウト設計完了後決定済みのボンディングパッド１を選択した。 - 特許庁

The wiring condition is automatically set to the DRC rule of substrate design CAD (step S6) and substrate layout design is performed corresponding to the DRC rule (step S7).例文帳に追加

前記配線条件は、基板設計CADのDRCルールに自動設定され（ステップＳ６）、前記DRCルールに従って基板レイアウト設計が行われる（ステップＳ７）。 - 特許庁

This design aid apparatus 700 detects the via for connecting between wires from the circuit under design expressed by layout information using a detection unit 701.例文帳に追加

設計支援装置７００は、検出部７０１により、レイアウト情報によって表現された設計対象回路から配線間を接続するビアを検出する。 - 特許庁

To shorten a design time (TAT) in a layout design for a semiconductor integrated circuit with a well given different potential from a substrate potential.例文帳に追加

基板電位と異なる電位が与えられるウェルを有する半導体集積回路のレイアウト設計において、設計時間（ＴＡＴ）を短縮させる。 - 特許庁

To provide a semiconductor device in which the layout design freedom of a wiring layer connected to a high resistor element is improved, related to the design of the semiconductor device.例文帳に追加

半導体装置の設計において、高抵抗素子に接続される配線層のレイアウト設計の自由度が向上した半導体装置を提供する。 - 特許庁

OPTIMIZING METHOD OF TRANSISTOR AND DEVICE, LAYOUT DESIGN METHOD OF INTEGRATED CIRCUIT AND DEVICE, RECORDING MEDIUM RECORDING WITH TRANSISTOR OPTIMIZING PROGRAM AND RECORDING MEDIUM RECORDING WITH LAYOUT DESIGN PROGRAM OF INTEGRATED CIRCUIT例文帳に追加

トランジスタ最適化方法および装置、集積回路のレイアウト設計方法および装置、トランジスタ最適化プログラムを記録した記録媒体、集積回路のレイアウト設計プログラムを記録した記録媒体、並びに集積回路 - 特許庁

To provide a layout design method and a layout design device, detecting a signal transferred between a plurality of power reception/supply areas to prevent occurrence of unpredictable timing violation in an actual device.例文帳に追加

複数の電源受給領域間での信号の行き来の発生を検出し、実デバイスにおいて、予測不能なタイミング違反が発生することを防止できるレイアウト設計方法およびレイアウト設計装置を提供する。 - 特許庁

To rapidly obtain an analysis result of electromagnetic field analysis, thermal distribution analysis or the like in a layout design of wiring board to reflect the evaluation thereof to the layout design or to rapidly provide a verification result of the propriety thereof.例文帳に追加

配線板のレイアウト設計において、電磁界解析、熱分布解析などの解析結果を速やかに得てその評価をレイアウト設計に反映させ、あるいはその妥当性の検証結果を速やかに提供する。 - 特許庁

To attain an enhancement in a failure detection rate of a semiconductor integrated circuit, an increase in quality, and furthermore, shortening of a layout design period by performing an efficient and optimal layout design of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の効率的かつ最適なレイアウト設計をおこなうことによって、半導体集積回路の故障検出率向上、品質向上、さらにはレイアウト設計の短期化を図ること。 - 特許庁

(3) An exclusive exploitation right may be transferred only when the business involving the exploitation of layout-design is also transferred, when it is with the consent of the holders of a layout-design exploitation right, or when it is as a result of inheritance or other general succession. 例文帳に追加

３　専用利用権は、回路配置の利用の事業とともにする場合、回路配置利用権者の承諾を得た場合及び相続その他の一般承継の場合に限り、移転することができる。 - 日本法令外国語訳データベースシステム

Article 20 (1) A holder of a layout-design exploitation right may, when there is any holder of an exclusive exploitation right, holder of a non-exclusive exploitation right or pledgee, waive his/her right to exploit the layout-design only with the consent of such person. 例文帳に追加

第二十条　回路配置利用権者は、専用利用権者、通常利用権者又は質権者があるときは、これらの者の承諾を得た場合に限り、その回路配置利用権を放棄することができる。 - 日本法令外国語訳データベースシステム

4. registration for creating a pledge on a layout-design exploitation right, an exclusive exploitation right or a non-exclusive exploitation right, or registration of restriction of a disposition on a layout-design exploitation right, an exclusive exploitation right, a non-exclusive exploitation right or said pledge 例文帳に追加

（四）　回路配置利用権、専用利用権若しくは通常利用権を目的とする質権の設定又は回路配置利用権、専用利用権、通常利用権若しくは当該質権の処分の制限の登録 - 日本法令外国語訳データベースシステム

The layout calculation part 130 searches, based on the design parameter and the objective parameter, an optimum value of evaluation scale satisfying the design parameter around the objective parameter, and derives an equipment layout corresponding to the resulting optimum value.例文帳に追加

配置計算部１３０は、設計パラメータと目的パラメータに基づき、設計パラメータを満足させる評価尺度の最適値を目的パラメータの近傍で探索し、得られた最適値に対応する機器配置を導出する。 - 特許庁

In a layout design device 300, an input part 301 receives input of circuit information of a design object circuit, and a creation part 302 creates layout information of the design object circuit in which a core region included in the input circuit information is ensured.例文帳に追加

レイアウト設計装置３００は、設計対象回路の回路情報の入力を入力部３０１により受け付け、入力された回路情報に含まれているコアの領域が確保された設計対象回路のレイアウト情報を生成部３０２が生成する。 - 特許庁

Process design evaluating means 24 evaluate the process design plan and, if the process design plan does not meet a process design target value, update at least either the process organization plan or the process layout plan.例文帳に追加

工程設計評価手段２４は、工程設計案に対する評価を行うとともに、工程設計案が工程設計目標値を満たしていないときには工程編成案と工程レイアウト案との少なくとも一方を更新する。 - 特許庁

The design release and the design intent information are coupled to an IC manufacturing facility where the design release is used for creating the layout of the integrated circuit and the design intent information is coupled to equipment, especially metrology equipment, in the IC manufacturing facility.例文帳に追加

設計公開と設計意図情報は、集積回路のレイアウトを作るのに設計公開を使用する場合にＩＣ製造設備に結合され、設計意図情報はＩＣ製造設備内の機器に特に測定機器に結合される。 - 特許庁

Article 19 A pledge on any layout-design exploitation right, exclusive exploitation right or non-exclusive exploitation right may be exercised against any consideration to be paid for the layout-design exploitation right, exclusive exploitation right or non-exclusive exploitation right, or any money or goods to be received by either of the holder of a layout-design exploitation right or the holder of an exclusive exploitation right for the exploitation of the registered layout-design; provided, however, that the consideration, money or goods shall be attached prior to the payment of money or delivery of goods. 例文帳に追加

第十九条　回路配置利用権、専用利用権又は通常利用権を目的とする質権は、回路配置利用権、専用利用権若しくは通常利用権の対価又は登録回路配置の利用に対しその回路配置利用権者若しくは専用利用権者が受けるべき金銭その他の物に対しても、行うことができる。ただし、その払渡し又は引渡し前に差押えをしなければならない。 - 日本法令外国語訳データベースシステム

In comparing edge points on a predicted layout pattern with corresponding points on a design layout pattern, a yield test is first undertaken before movement of the points on the predicted layout pattern to positions of a higher yield.例文帳に追加

予測レイアウト・パターン上のエッジ点と設計レイアウト・パターン上の対応点との比較では、最初に歩留りテストを実施し、その後に予測レイアウト・パターン上の点を歩留りがより改善する位置へ移動させる。 - 特許庁

A design verification device comprises: a storage section storing logic circuit data and layout data on the layout pattern of the logic circuit data; a factor recognition section recognizing the connection relation to elements based on the layout data; and a comparison verification section.例文帳に追加

設計検証装置は、論理回路データとそのレイアウトパターンに関するレイアウトデータとを記憶した記憶部と、レイアウトデータに基づいて、素子の接続関係を認識する要素認識部と、比較検証部とを備える。 - 特許庁

In this automatic layout design system 1, when a straight line showing the layout of a fence panel is inputted, part number data are selected from a recording part 4 so that the dimension of the straight line is matched to the total dimension of the fence panel, and layout design is performed based on the selected part number data.例文帳に追加

レイアウト自動設計システム１は、柵パネルのレイアウトを示す直線が入力されると、その直線の寸法と柵パネルの合計寸法とが一致するように、品番データを記録部４から選択し、その選択した品番データに基づいて、レイアウト設計を行う。 - 特許庁

To provide the automatic layout method of an LSI and a recording medium for recording the automatic layout program of the LSI which is capable of designing a layout for eliminating delay violation paths or reducing the delay violation paths within a short processing time in LSI layout design.例文帳に追加

ＬＳＩレイアウト設計において、短い処理時間で、遅延違反パスを無くすか、若しくは遅延違反パスを低減させたレイアウトの設計を行うことが可能なＬＳＩの自動レイアウト方法、及びＬＳＩの自動レイアウトプログラムを記録した記録媒体を提供する。 - 特許庁

To provide a form layout structure output device, capable of reducing the man hour for layout design operation of a person in charge of form layout by enabling the person in charge to automatically create a layout familiar to a user who uses a form.例文帳に追加

本発明は、帳票のレイアウト担当者が、帳票を使用するユーザに馴染みのあるレイアウトを自動的に作成することができ、レイアウト担当者のレイアウト設計作業の工数を削減することができる帳票のレイアウト構造出力装置を提供する。 - 特許庁

To provide a device for creating a mask pattern for creating layout design data capable of improving a data ratio.例文帳に追加

データ率を向上することが可能なレイアウト設計データを生成するマスクパターン生成装置を提供する。 - 特許庁

A delay fluctuation analyzing part 30 performs a delay fluctuation analysis of a circuit whose layout design is finished.例文帳に追加

レイアウト設計の終了した回路に対し、遅延変動解析部３０において遅延変動解析がなされる。 - 特許庁

To provide the layout of the metallic lines of a memory cell for simultaneously removing various constraints relating to the design of a memory cell.例文帳に追加

メモリ・セルの設計に関する種々の制約を同時に叶えるメモリ・セルの金属ラインのレイアウトを提供する。 - 特許庁

To provide a high frequency circuit and receiving apparatus for reducing size and simplifying layout design.例文帳に追加

小型化およびレイアウト設計の簡易化を図ることが可能な高周波回路および受信装置を提供する。 - 特許庁

To reduce wiring time in layout design even when a semiconductor integrated circuit has a high integration degree.例文帳に追加

集積度の高い半導体集積回路の場合でもレイアウト設計における配線に係る時間を短縮する。 - 特許庁

To increase the degree of freedom of the design of a guard ring in the layout of the elements and wiring of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の素子及び配線のレイアウトにおけるガードリングの設計の自由度を高める。 - 特許庁

To provide a layout design device that enables short-term and low-cost development of a semiconductor integrated circuit.例文帳に追加

短期間及び低コストで半導体集積回路を開発することを可能とするレイアウト設計装置を得る。 - 特許庁

To provide an automatic design method with which the terminal layout of slanted wirings is efficiently performed with a little computational quantity.例文帳に追加

少ない計算量で効率的に斜め配線の終端レイアウトを行う自動設計方法を提供する。 - 特許庁

To provide a movable magnet-type instrument with a large degree of design freedom in the size of a second gear and the layout of a pointer shaft.例文帳に追加

第二のギアの大きさ，指針軸のレイアウトの設計自由度が大きい可動磁石型計器を提供する。 - 特許庁

Consequently, layout design of the line conductors 5 can be performed without taking account of the arrangement of the power supply conductor 7.例文帳に追加

従って、電源導体７の配置を考慮することなく線路導体５のレイアウト設計をすることができる。 - 特許庁

These adjusted design rules are then used to perform localized layout manipulation and mask data conversion (214).例文帳に追加

次に、これらの調節した設計ルールを用いて、局所化レイアウト走査およびマスク・データ変換２１４を行う。 - 特許庁

Implementing Regulations of the Law of Patents, Layout Designs integrated Circuits, Plant Varieties, and Industrial Design King Abdul-Aziz City for Science and Technology (1425 AH)例文帳に追加

特許，集積回路の配置設計，植物品種及び工業意匠に関する法律の施行規則 - 特許庁

Personal use or for the purpose of test, examination, analysis, teaching, training or scientific research of the protected layout design 例文帳に追加

保護回路配置の、個人使用又は、試験、調査、分析、教育、訓練又は科学研究目的での使用。 - 特許庁

To facilitate the layout of store design, to realize bright and large space, and to create a comfort atmosphere similarly in ordinary households, by installing the elevator.例文帳に追加

エレベーターに気軽に、且、閉塞感なしに搭乗させることは小店舗内において特に必要である。 - 特許庁

LAYOUT DESIGN-SUPPORT SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT, SLIT-CREATING METHOD OF INTERCONNECTION, AND AUTOMATIC SLIT-CREATING DEVICE例文帳に追加

半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置 - 特許庁

(i) the transfer (excluding a transfer due to inheritance or other general succession), or restriction on disposition, of a layout-design exploitation right; 例文帳に追加

一　回路配置利用権の移転（相続その他の一般承継によるものを除く。）又は処分の制限 - 日本法令外国語訳データベースシステム

METHOD, DEVICE AND PROGRAM FOR AUTOMATIC ARRANGEMENT WIRING FOR LAYOUT DESIGN IN SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム - 特許庁

And, by decreasing the cell size, the overall design layout area of a chip may also be decreased.例文帳に追加

さらに、セル・サイズを減少することによって、チップの全体的な設計レイアウトも減少させることができる。 - 特許庁

To provide a novel design method for achieving a semiconductor integrated circuit having a suitable wiring layout.例文帳に追加

好適な配線レイアウトを有する半導体集積回路を実現可能な新たな設計手法を提供する。 - 特許庁

An input part 10 receives the process rule data generated by the design process of the layout of a semiconductor or the like.例文帳に追加

入力部１０は、半導体のレイアウト等の設計工程によって作成されたプロセスルールデータを入力する。 - 特許庁