「Layout-Design」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A net list generation part 112 applies degeneracy and filter processing to the temporary net list to generate a net list of elements corresponding to the layout design data 11.例文帳に追加

また、ネットリスト生成部１１２は、仮ネットリストに縮退、フィルタ処理を行い、レイアウト設計データ１１に対応する素子のネットリストを生成する。 - 特許庁

To easily achieve a power supply wiring layout of a semiconductor integrated circuit in a short period, and to design the semiconductor integrated circuit with high durability.例文帳に追加

半導体集積回路の電源配線レイアウトを容易かつ短期間で実現し、耐久性の高い半導体集積回路の設計を図ること。 - 特許庁

A layer definition part 26 defines different layer numbers to an oblique wiring pattern and a via cell pattern included in layout data of a semiconductor integrated circuit design, respectively.例文帳に追加

レイヤ定義部２６は、半導体集積回路設計のレイアウトデータに含まれる斜め配線図形とビアセル図形に対し各々異なったレイヤ番号を定義する。 - 特許庁

The logic composition is performed by the instruction of the logic hierarchy recombination and the RTL after a design change (S10), and layout to a concrete circuit configuration is performed (S12).例文帳に追加

設計変更後のＲＴＬと論理階層組み換えの指示とによって論理合成を行い（Ｓ１０）、具体的な回路構成にレイアウトする（Ｓ１２）。 - 特許庁

The developed model is applied to the optical simulation, using the layout design pattern data of a semiconductor integrated circuit to form a light intensity pattern (S21, S22, S23).例文帳に追加

半導体集積回路のレイアウト設計パターンデータを用いる光学シミュレーションに前記モデルを適用して光強度パターンを形成する（Ｓ２１，Ｓ２２，Ｓ２３）。 - 特許庁

To obtain a method for enabling a person scheduled to move in to simulate a furniture layout without needing CAD system software in preparing a furniture arrangement design and without preparing a floor plan by himself.例文帳に追加

間取図作成にＣＡＤ系ソフトを必要とせず、入居予定者が間取図を自作せずに、家具レイアウトをシミュレーションできる方法を得る。 - 特許庁

To avoid the occurrence of error in the layout design of semiconductor integrated circuit without requiring the total revision or restriction of placement and routing.例文帳に追加

半導体集積回路のレイアウト設計において、全体的に配置・配線をやり直したり配置・配線に制約を加えることなく、エラーの発生を回避する。 - 特許庁

To enhance layout design efficiency by arranging a pump or the like for diagnosing airtightness in a fuel tank and thereby to effectively use a space outside the tank.例文帳に追加

気密診断用のポンプ等を燃料タンク内に配置することにより、レイアウト設計の効率を高め、タンク外のスペースを有効に活用できるようにする。 - 特許庁

To enhance the efficiency of circuit design by reducing a wiring correction work in layout of a semiconductor integrated circuit, while preventing a chip size from becoming redundantly large.例文帳に追加

チップサイズが冗長に大きくなることを抑えながら、半導体集積回路のレイアウトにおける配線修正作業を減らし、回路の設計を効率化する。 - 特許庁

The semiconductor design support device generates a noise corresponding I/O layout model 13a showing the input/output part of a semiconductor device corresponding to the power noise.例文帳に追加

その半導体設計支援装置は、電源ノイズに対応する半導体装置の入出力部を示すノイズ対応Ｉ／Ｏレイアウトモデル１３ａを生成する。 - 特許庁

To achieve a verification device for easily determining whether or not the change of a netlist satisfies timing constraints and design constraints in the layout processing of a semiconductor device.例文帳に追加

半導体装置のレイアウト処理において、ネットリストの変更が、タイミング制約及びデザイン制約を満たすか容易に判定できる検証装置の実現。 - 特許庁

To provide a motorcycle capable of improving the flexibility in component layout or design, by ensuring an effective space in which a capacious components can be disposed.例文帳に追加

容積部品を配置できる有効スペースを確保できるようにして、部品配置の自由度やデザインの自由度を高めることのできる自動二輪車を提供する。 - 特許庁

To provide a designing method which can efficiently design a very- large integrated circuit device such as a system LSI and reduce the layout area.例文帳に追加

システムＬＳＩなどの巨大な集積回路装置の設計に適した設計の効率化とレイアウト面積の低減を実現しうる設計方法を提供する。 - 特許庁

In a design library construction step, an important portion which affects characteristics on a circuit operation of a macro cell is extracted as design intent information and a corresponding layout portion is extracted as a CP pattern (33).例文帳に追加

設計ライブラリ構築段階において、マクロ・セルの回路動作上で特性に影響する重要箇所を、設計インテント情報として抽出し、対応するレイアウト部分をＣＰパターン（３３）として抽出する。 - 特許庁

To provide a tap-less type standard cell arrangeable at an optional position without increasing a layout area and design cost; a standard cell library; a standard cell style semiconductor integrated circuit; and its design method.例文帳に追加

レイアウト面積や設計コストの増大を招くことなく、任意の位置に配置することができるタップレス型のスタンダードセル、スタンダードセルライブラリ、スタンダードセル方式の半導体集積回路およびその設計方法を提供する。 - 特許庁

To avoid returning from a process for designing assembly procedure to a process for part selection and wiring design, by validating production characteristics in a process for part selection and layout design, when a printed wiring board is designed.例文帳に追加

プリント配線板を設計する際に、部品選択および配置設計を行う工程で製造性を検証し、組立手順設計の工程から部品選択や配線設計の工程に戻らなくて済むようにする。 - 特許庁

To provide a verification device for LSI design capable of detecting wiring for which an allowable current value becomes a violation in a minimum wiring width from a circuit simulated result and preventing an allowable current capacity error on layout pattern design.例文帳に追加

回路シミュレーション結果から最小の配線幅では、許容電流値が違反となる配線を検出し、レイアウトパターン設計上の許容電流容量ミスを防止できるＬＳＩ設計用検証装置を得る。 - 特許庁

To provide a medical information system which guarantees data authenticity, can display a layout where different data items for a data control method are mixed, when contents are updated and can support an optional layout design.例文帳に追加

データの真正性を保証するとともに、内容更新時におけるデータ制御方法の異なるデータ項目が混在するレイアウト表示を可能にし、任意のレイアウト設計を補助することが可能な医療情報システムを提供する。 - 特許庁

In regard to device layout data recognized from a real circuit layout 25, the design support device divides into grids each aimed pattern edge in a predetermined area including the device, and decides the validity or invalidity of the edge included in each grid.例文帳に追加

設計支援装置は、実回路レイアウト２５から認識したデバイスのレイアウトデータについて、そのデバイスを含む所定領域内の着目パターンのエッジを格子分割し、各格子に含まれるエッジの有効無効を判定する。 - 特許庁

The certificate of layout design shall be granted, if the layout designis original; i.e., a result of its creator’s own intellectual effort,and is not commonplace among creators of designs and manufacturers ofintegrated circuits at the time of its creation.例文帳に追加

配置設計が独創的，すなわちその考案者の知的努力の結果であり，かつ，その考案時において集積回路の設計考案者及び製造者の間で陳腐でない場合は，配置設計証明書が付与される。 - 特許庁

To provide a method of designing the layout of a semiconductor integrated circuit which makes a layout design using MOS transistors that are separately turned into cells without employing logic cells where NMOS transistors and PMOS transistors are used in pairs.例文帳に追加

ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを対にした論理セルによることなく、各ＭＯＳトランジスタを個々にセル化したものを用いてレイアウト設計を行うようにした半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide a layout creation device and a manufacturing method for a semiconductor circuit for preventing occurrence of a pseudo error in checking a design rule due to coexistence of an actual circuit pattern and a dummy pattern in a layout pattern for performing an accurate and reliable design rule check on the actual circuit pattern.例文帳に追加

レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。 - 特許庁

In the image processing apparatus having a section management function, the layout design of an error report about the error of a predetermined section management function can be registered in a rewritable storage means in advance, thereby enabling arbitrarily changing this layout design by downloading it from a server of a manager as necessary.例文帳に追加

部門管理機能を有する画像処理装置において、所定の部門管理機能に関するエラーに対応するエラーレポートのレイアウトデザインを予め書き換え可能な記憶手段に登録できるようにして、このレイアウトデザインを必要に応じて管理者のサーバ等からダウンロードすることにより任意に変更できるようになす。 - 特許庁

Reproduction or commercial exploitation, which includes importing, selling or distributing, of an integrated circuit that includes a protected layout design or a product in which such an integrated circuit is used, if such an act is done by a person who did not know, or was not in a position to know, at the time of the act that such an integrated circuit or product incorporate a protected layout design. 例文帳に追加

当該集積回路又は保護回路配置を組み込んだ製品であることを、その行為をした時点では知らない者又は知る立場にない者による、保護回路配置を含む集積回路又は当該集積回路が使われている製品の複製、輸入、販売又は配布を含む商業的利用。 - 特許庁

This digital name card management system comprises a digital name card database storing display item data, layout data and design data of name cards for every name card; and a server device including a display screen generation part generating a name card image by use of the display item data, layout data and design data of name cards stored in the digital name card database.例文帳に追加

名刺の表示項目データ、レイアウトデータ及びデザインデータを各名刺ごとに記憶するデジタル名刺データベースと、前記デジタル名刺データベースに記憶された名刺の表示項目データ、レイアウトデータ及びデザインデータを利用して名刺イメージを生成する表示画面生成部を備えたサーバ装置と、を含むデジタル名刺管理システム。 - 特許庁

After arranging a gate level of a chip or wiring, one or a plurality of arbitrary layout areas on the chip are cut out and each of the cut-out areas is blocked, each of the cut-out blocks is redesigned, and design of the blocked area is replaced with a result of the redesigning to change a layout design of the chip.例文帳に追加

チップのゲートレベル配置または配線終了後、チップ上の任意のレイアウト領域を１つまたは複数切り出してそれぞれをブロック化し、前記切り出したブロック毎に再設計を行い、前記ブロック化した領域の設計を、前記再設計による結果と置換して、チップのレイアウト設計変更を行う。 - 特許庁

Based upon layout information D1 and process information D2, three-dimensional TCAD 3 simulates a three-dimensional structure while taking an adversely influencing device phenomenon into consideration to output electric characteristic data D3 corresponding to design rules prescribed in layout information D1 as many times as the plurality of design rules.例文帳に追加

３次元ＴＣＡＤ３は、レイアウト情報Ｄ１及びプロセス情報Ｄ２に基づき、悪影響デバイス現象を考慮しつつ３次元構造のシミュレーションを実行することにより、レイアウト情報Ｄ１に規定されたデザインルールに対応する電気的特性データＤ３を複数のデザインルールに対応する回数分出力する。 - 特許庁

(3) In filing a written application as prescribed in the preceding paragraph, drawings depicting the layout-design pertaining to the application or a photograph showing said layout-design, and a written explanation stating that the applicant is a creator, etc. and other supporting materials specified by an Ordinance of the Ministry of Economy, Trade and Industry shall be attached thereto, pursuant to the provisions of an Ordinance of the Ministry of Economy, Trade and Industry. 例文帳に追加

３　前項の申請書には、経済産業省令で定めるところにより、申請に係る回路配置を記載した図面又は当該回路配置を現した写真及び申請者が創作者等であることについての説明書その他経済産業省令で定める資料を添付しなければならない。 - 日本法令外国語訳データベースシステム

(i) where, upon the dissolution of a juridical person holding a layout-design exploitation right, the layout-design exploitation right is to belong to the national treasury pursuant to the provision of Article 239, paragraph (3) of the Act on General Incorporated Associations and General Incorporated Foundations (Act No.48 of 2006) or the provisions of other equivalent Acts; and 例文帳に追加

一　回路配置利用権者である法人が解散した場合において、その回路配置利用権が一般社団法人及び一般財団法人に関する法律（平成十八年法律第四十八号）第二百三十九条第三項その他これに準ずる法律の規定により国庫に帰属すべきこととなるとき。 - 日本法令外国語訳データベースシステム

To provide a layout design method for a gate array semiconductor integrated circuit that can prevent the occurrence of noise and malfunctions due to current flow between plural circuit blocks in a well in which each power supply need be separated, and a semiconductor integrated circuit based on the layout design method.例文帳に追加

ゲートアレイ方式の半導体集積回路装置において、電源分離が必要な複数の回路ブロック間にウェルを伝って電流が流れてしまうことによるノイズや誤動作の発生を防止するためのレイアウト設計方法および当該レイアウト設計方法によって配置された半導体集積回路装置を提供すること。 - 特許庁

In cell layout design processing, a design device 11 calculates a signal access rate as a quantification of the number of signal access tracks to form signal lines connecting to the terminals included in a cell, depending on the design of a semiconductor device, and changes the pattern of terminals according to the signal access rate.例文帳に追加

設計装置１１は、セルのレイアウト設計処理において、半導体装置のデザインに応じて、セルに含まれる端子に接続する信号配線を形成するための信号アクセストラック数を定量化した信号アクセス率を算出し、信号アクセス率に従って対応する端子のパターンを変更する。 - 特許庁

Article 3 (1) A person who intends to apply for a registration as prescribed in Article 28, paragraph (1) of the Act on Layout-Design of Semiconductor Integrated Circuits revised by the provision of Article 2 (hereinafter referred to as the "New Act on Layout-Design on Semiconductor Integrated Circuits") may file an application for such registration prior to the enforcement of this Act. The same shall apply to an application for approval for the operational rules for the affairs of the registration of establishment, etc. as prescribed in Article 33, paragraph (1) of the New Act on Layout-Design of Semiconductor Integrated Circuits. 例文帳に追加

第三条　第二条の規定による改正後の半導体集積回路の回路配置に関する法律（以下「新半導体集積回路法」という。）第二十八条第一項の登録を受けようとする者は、この法律の施行前においても、その申請を行うことができる。新半導体集積回路法第三十三条第一項の規定による設定登録等事務規程の認可の申請についても、同様とする。 - 日本法令外国語訳データベースシステム

In this automatic layout method of LSI used in the layout design of the LSI, for the layout of initial arrangement (step S103), by extracting a critical path (step S104), inserting a buffer to the extracted critical path (step S106) and then conducting timing-driven for improved arrangement (step S107), a layout result without delay violation paths or with few delay violation paths is obtained.例文帳に追加

ＬＳＩのレイアウト設計において用いられるＬＳＩの自動レイアウト方法において、初期配置のレイアウト（ステップＳ１０３）に対して、クリティカルパスを抽出し（ステップＳ１０４）、この抽出されたクリティカルパスにバッファを挿入した後に（ステップＳ１０６）、タイミングドリブン改良配置を行うことにより（ステップＳ１０７）、遅延違反パスが無いか、若しくは遅延違反パスが少ないレイアウト結果を得る。 - 特許庁

A design cube has a solid model which is formed by reducing unit spaces constituting the house and provided with a coupling means at a specified position and a plurality of layout plates where a layout of objective unit spaces of the solid model is displayed, and a layout plate corresponding to a function of a target unit space is selected out of the plurality of layout plates and fitted to the bottom of the solid model.例文帳に追加

設計キューブは、住宅を構成する単位空間を縮小して形成され所定位置に連結手段が設けられた立体模型と、立体模型の対象となる単位空間のレイアウトが表示された複数のレイアウト板と、を有し、複数のレイアウト板の中から目的の単位空間の機能に応じたレイアウト板を選択して立体模型の底面に取り付ける。 - 特許庁

This system is provided with the following: a means 7 for transmitting an input screen from a system management server in response to a request from a customer terminal 1; a means 11 for conducting automated design of the office layout by a logic circuit based on the office layout requirements information that is inputted; and a means 15 for transmitting the office layout to the customer terminal 1.例文帳に追加

顧客端末１からの要求に応じて、システム管理サーバからの入力画面を送信する手段７と、入力されたオフィスレイアウト要件情報に基いて、論理回路によってオフィスレイアウトを自動設計する手段１１と、前記オフィスレイアウトを顧客端末１に送信する手段１５とを備えるシステムとする。 - 特許庁

The method of generating a design layout pattern of a semiconductor aims to generate by a projection optical system a layout pattern in which wiring lines are designed in the same pitch on a wafer, and the method includes a process of making uniform wiring line end parts 101 of the layout pattern 100 and the opposition space 101a between patterns formed in this wiring line direction.例文帳に追加

ウェハ上に配線ラインが等ピッチで設計されているレイアウトパタンを投影光学系により形成するための半導体設計レイアウトパタン生成方法であって、レイアウトパタン１００の配線ライン端部１０１とこの配線ライン方向に配置されたパタン間の対向スペース１０１ａを均一化する工程を含む。 - 特許庁

This layout design method includes: an error discrimination step S6 for discriminating an error of the layout wiring after a power source is wired in a grid pattern; and a stack via erasure step S20 for, when there is a layout wiring error, designating an erasure range based on error coordinates, to remove a stack via in the erasure range.例文帳に追加

本発明のレイアウト設計方法は、格子状の電源配線を配置し、配置配線した後、配置配線のエラーを判定するエラー判定ステップＳ６と、配置配線のエラーがある場合には、エラー座標に基づき削除範囲を指定し、当該削除範囲のスタックビアを取り除くスタックビア削除ステップＳ２０とを有する。 - 特許庁

To provide an inductor recognizing method for recognizing an inductor in the layout of a semiconductor device, a layout testing method capable of automatically verifying a design standard, etc., in the inductor by utilizing the inductor recognizing method, and a method for manufacturing a semiconductor device by using the layout testing method.例文帳に追加

半導体装置のレイアウトにおけるインダクタを認識するためのインダクタ認識方法、このインダクタ認識方法を利用して自動的にインダクタにおける設計基準などの検証を行なうことが可能なレイアウト検査方法、このレイアウト検査方法を用いた半導体装置の製造方法を提供する。 - 特許庁

The method also includes, if one or more results of the second timing analysis indicate that the design does not meet one or more predetermined design goals and indicate at least a predetermined amount of progress toward one or more of the design goals relative to one or more results of the first timing analysis, further updating the design and the layout.例文帳に追加

本方法は、第２のタイミング分析の１以上の結果が、デザインが１以上の所定の設計目標に合致しないことを示す、及び第１のタイミング分析の１以上の結果に対する１以上の設計目標に向けて少なくとも所定量の進展を示す場合に、デザイン及びレイアウトを更に更新することも含む。 - 特許庁

To provide a CAM design system capable of automating and automatically checking a series of manual operation such as an optimum blank layout, a test pattern design, a correction of a change in dimension, a confirmation of a manufacturing constraint, and a writing of a manufacturing work instruction or the like.例文帳に追加

板取の最適レイアウト、テストパターン設計、寸法変化の補正、製造上の制約確認、製造作業指示書の作成など、一連の人手介入作業を自動化し、自動チェックするＣＡＭ設計システムを提供する。 - 特許庁

Sec.116 Examination 116.1. The Office shall accord as the filing date the date of receipt of the application containing indications allowing the identity of the applicant to be established and a representation of the article embodying the industrial design or the layout-design or a pictorial representation thereof.例文帳に追加

第116条 審査 116.1庁は，出願人を特定することができる表示及び意匠又は回路配置を具現化した物品の表示又は絵による物品の表示を含む出願の受理の日を出願日として付与する。 - 特許庁

To provide an ink-jet image forming apparatus capable of forming images that can improve flexibility in layout design and flexibility in design of other equipment at side face parts at both ends in the moving direction of a recording head.例文帳に追加

記録ヘッドの移動方向両端部における側面部における他の機器の配置設計上の自由度およびデザイン上の自由度を向上させることができる画像形成が可能なインクジェット式画像形成装置を提供する - 特許庁

To remove a redundant wiring and an unneeded input-output terminal by performing layout design after logical design and to make performable the operation verification of a real chip from which wiring delay has been removed.例文帳に追加

大規模集積回路になると、冗長な配線や不要な入出力端子を含み、チップ面積が大きく、多数の配線遅延を含んでおり、最終製品としてレイアウト設計を行って製作した実チップの動作検証を行えない。 - 特許庁

To provide a design data processing method and a recording medium, with which layout can be easily and surely performed, concerning the design data processing method and the recording medium for designing a large scale integrated circuit(LSI) in the unit of macro for each hierarchy.例文帳に追加

ＬＳＩ（Large Scale Integrated Circuit）を階層毎に、マクロ単位で設計するときの設計データ処理方法及び記録媒体に関し、レイアウトを容易かつ確実に行える設計データ処理方法及び記録媒体を提供することを目的とする。 - 特許庁

To easily design a printed circuit board (layout design of the power supply line) in the circuit board in which a plurality of semiconductor integrated circuits requiring supply of two kinds of voltages are mounted on the printed circuit board.例文帳に追加

２種の電圧の供給が必要な複数の半導体集積回路がプリント基板上に取り付けられた回路基板であって、プリント基板の設計（電源線のレイアウト設計）を容易に行うことが出来る回路基板を、提供する。 - 特許庁