「Layout-Design」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To have an enough exhaust pipe length even when a distance from an engine to the rear end of a vehicle is short, and to facilitate layout design of an engine room and so on.例文帳に追加

エンジンから車両の後端までの距離が短い場合でも、排気管の長さを十分に確保できると共に、エンジンルーム内のレイアウト設計等を容易に行えるようにする。 - 特許庁

To provide a layout design method of semiconductor integrated circuit for arranging wells connected to different power supplies not as the neighboring wells under the control of increment in chip size.例文帳に追加

チップサイズの増大を抑制した上で、異なる電源に接続されるウエル同士が隣接しないように配置することのできる、半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide a clock transmission circuit capable of reducing the power consumption by a clock line and facilitating to design the layout of a semiconductor integrated circuit, and a method for designing it.例文帳に追加

クロックラインにおける消費電力を削減することができ、半導体集積回路のレイアウト設計も容易化できるクロック伝送回路およびその設計方法を提供する。 - 特許庁

To shorten the time required for wiring at automatic pattern layout design of a semiconductor integrated circuit, and to prevent an MOS transistor from being damaged by the effect of a process antenna.例文帳に追加

半導体集積回路の自動パターンレイアウト設計時において、配線作業時間を短縮するとともに、プロセス・アンテナ効果によるＭＯＳトランジスタへのダメージ防止を実現する。 - 特許庁

To provide a semiconductor integrated circuit equipped with spiral inductors having higher flexibility of layout design, a designing method thereof, and the semiconductor integrated circuit wherein the values of the spiral inductors can easily be changed.例文帳に追加

レイアウト設計の自由度が高いスパイラルインダクタを混載した半導体集積回路とその設計方法、また、スパイラルインダクタの値を容易に変更できる半導体集積回路を提案する。 - 特許庁

The reproduction or publication of any model or document in connection with a use referred to in subsection (1) shall be deemed not to constitute an infringement of any copyright or protected layout-design (topography) subsisting in the document. 例文帳に追加

(1)にいう使用に関連するひな形又は書類の複製又は公表は，当該書類に内在する著作権又は保護された回路配置の侵害とみなされない。 - 特許庁

To precisely calculate a belt approach angle in a layout design stage in a method to calculate the belt approaching angle of a V-ribbed belt from a back flat pulley to a V-ribbed pulley.例文帳に追加

背面平プーリからＶリブドプーリへのＶリブドベルトの進入角度を計算する方法において、ベルト進入角度をレイアウト設計段階で精度良く求められるようにする。 - 特許庁

The verification part 302 verifies whether the layout data 200 violates to a design rule 310 or not, based on the representation form data 202 acquired by the acquiring part 301.例文帳に追加

また、検証部３０２は、取得部３０１によって取得された代表形式データ２０２に基づいて、レイアウトデータ２００が設計ルール３１０に違反しているか否かを検証する。 - 特許庁

As for a price in housing design, the housing simulation system automatically calculates and presents the price of a house when a designer selects the basic pattern of the housing outline and in-house layout.例文帳に追加

住宅の設計における価格について、設計者が住宅外形の基本パターンと住宅内の間取りを選択することにより、自動的に住宅価格を計算提示する。 - 特許庁

In a layout design server 101, when a designating part 302 designates frame information 400, a frame information extracting part 303 extracts the designated frame information 400.例文帳に追加

レイアウト設計サーバ１０１は、指定部３０２により、フレーム情報４００が指定された場合、フレーム情報抽出部３０３により、指定されたフレーム情報４００を抽出する。 - 特許庁

A cell arrangement section 15 arranges a cell having the respective circuit sign and a layout corresponding area and displays it on a screen based on a circuit design file storage section 12 and a cell storage section 11.例文帳に追加

セル配置部１５が、回路設計ファイル記憶部１２及びセル記憶部１１に基づいて、各回路記号とレイアウト対応面積とをもつセルを配置して画面表示させる。 - 特許庁

To provide an automatic analyzer free from limitations on layout of various mechanisms, and thus causing no bottlenecks, for example, in a space-saving design of the automatic analyzer.例文帳に追加

本発明は、各機構の配置が制限を受けることとなり、自動分析装置の省スペース化設計などの障害とならない自動分析装置を提供することを目的とする。 - 特許庁

To provide a wiring board design support system allowing verification of logical connection of a signal line between adjacent areas while concealing a layout, in a scene for divisionally designing a wiring board.例文帳に追加

配線基板を分担設計する場面において、レイアウトを秘匿しつつ、隣接する領域間で信号線の論理的結合を検証可能な配線基板設計支援システムを提供する。 - 特許庁

A design support device specifies the module 1 from first layout data 107 based on the first net list in which a clock tree is not generated yet and arranged cells are not wired yet.例文帳に追加

設計支援装置が、クロックツリーが未生成であり、かつ配置されたセル間が未配線である第１のネットリストに基づく第１のレイアウトデータ１０７から、モジュール１を特定する。 - 特許庁

Once an optimum separation is calculated, it is incorporated into the design rule to optimize the mask layout for improved ILS throughout the mask, including critical and non-critical parts of the mask.例文帳に追加

計算された最適な離間距離は設計ルール内に取り込まれ、マスクレイアウトは最適化され、マスクのクリティカル及び非クリティカル部分を含むマスク全体にわたってＩＬＳが改善される。 - 特許庁

In a semiconductor device layout method, a minimum space specified by a design rule is equal to or smaller than the via concerning the width and space of the via and a metal interconnecting line.例文帳に追加

デザインルールにおいて規定される最小スペースが、ビア及びメタル配線の巾と間隔に関して、同等、又は、ビアの方が大きい半導体装置レイアウト方法に係る発明である。 - 特許庁

The layout-design method comprises the steps of adjacently arranging the capacitor cell 2 between power supplies (S2), selecting the capacitor 2 at the arranged position, in response to the clock tree structure CT (S5), and replacing it by the clock driver cell 1 (S6).例文帳に追加

電源間容量セル２を隣接配置し（Ｓ２）、クロックツリー構造ＣＴに応じた配置位置の電源間容量セル２を選択して（Ｓ５）、クロックドライバセル１に置き換える（Ｓ６）。 - 特許庁

(ii) the establishment, transfer (excluding a transfer due to inheritance or other general succession), modification, extinction (excluding extinction due to confusion, or extinction of a layout-design exploitation right), or restriction on disposition, of an exclusive exploitation right; 例文帳に追加

二　専用利用権の設定、移転（相続その他の一般承継によるものを除く。）、変更、消滅（混同又は回路配置利用権の消滅によるものを除く。）又は処分の制限 - 日本法令外国語訳データベースシステム

(ii) a person who intends to file a request for the inspection or copying of the layout-design registry or a written application or drawings and other supporting materials attached thereto pursuant to the provision of paragraph (1) of the preceding Article. 例文帳に追加

二　前条第一項の規定により回路配置原簿又は申請書若しくはこれに添付した図面その他の資料の閲覧又は謄写を請求しようとする者 - 日本法令外国語訳データベースシステム

(iv) a person who intends to file a request for the inspection or copying of the layout-design registry or a written application or drawings and other supporting materials attached thereto pursuant to paragraph (1) of the preceding Article. 例文帳に追加

四　前条第一項の規定により回路配置原簿又は申請書若しくはこれに添付した図面その他の資料の閲覧又は謄写を請求しようとする者 - 日本法令外国語訳データベースシステム

In this tutorial, you first create a web service client in a mobile application to connect to the on-line DailyDilbert service.You are then shown how to use the Visual MIDlet Designer to graphically design the layout of your application.例文帳に追加

このチュートリアルでは、まずモバイルアプリケーションでオンラインの DailyDilbert サービスに接続する Web サービスクライアントを作成します。 次にビジュアル MIDlet デザイナを使用して、アプリケーションのレイアウトをグラフィカルにデザインします。 - NetBeans

The design tool system includes a layout component that receives as input one or more of the graphs and converts the one or more graphs into the editable treelike structure.例文帳に追加

この設計ツールシステムは、１つまたは複数のグラフを入力として受け取り、その１つまたは複数のグラフを編集可能な樹状構造へと変換するレイアウトコンポーネントを含む。 - 特許庁

To provide a layout system for a semiconductor integrated circuit which makes it possible to estimate a chip size accurately even during business negotiation and in an early design stage of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の商談時や設計初期段階時においても、チップサイズの見積りを正確に行うことができる半導体集積回路のレイアウト装置を提供する。 - 特許庁

To shorten the design period of a semiconductor integrated circuit by reducing layout man-hours required for one more delay adjustment by preventing the fluctuation of the delay adjustment under each semiconductor process condition.例文帳に追加

半導体プロセス条件ごとの遅延調整のバラツキを防いで、再度の遅延調整に要するレイアウト工数を削減し、半導体集積回路の設計期間の短縮を可能にする。 - 特許庁

To provide a technology by which the alternation of a layout pattern from the production side is made unnecessary, the design time can be shortened and the yield can be improved in the method for forming a mask.例文帳に追加

マスクの形成方法において、製造側からのレイアウトパターンの変更をなくし、設計工期を短縮するとともに歩留まりの向上を図ることができる技術を提供する。 - 特許庁

Based on the calculation result, a corner condition to be used for layout design of the circuit is determined from the plurality of corner conditions, and the determination result is output.例文帳に追加

そして、この算出結果に基づいて、複数のコーナー条件の中から設計対象回路のレイアウト設計に用いるコーナー条件を決定し、決定された決定結果を出力する。 - 特許庁

To provide a hierarchy layout method for semiconductor integrated circuit capable of avoiding a detouring of wiring among function blocks and performing unit reusing for blocks having function for shortening the design time.例文帳に追加

機能ブロック間配線の迂回を回避することができ且つ設計時間の短縮化機能ブロックの単体再利用を可能にした半導体集積回路の階層レイアウト方法を提供する。 - 特許庁

To enable a form designer to design a form as checking the layout of the form, while disabling free reference to input data.例文帳に追加

帳票の設計者に対して、入力データを自由に参照不可能にする一方、帳票のレイアウトを確認して帳票の設計を行うことができるようにすることを目的とする。 - 特許庁

To attain reduction in the labor hour required for a correction for error avoidance, improvement in the freedom of layout design, and reduction in the load to DA by reducing the correction quantity corresponding to noise value error.例文帳に追加

ノイズ値エラーに対応した修正量を低減することにより、エラー回避のための修正に要する手間の削減，レイアウト設計の自由度向上，ＤＡへの負担低減をはかる。 - 特許庁

To provide a vehicular pedal supporting structure enhancing the degree of freedom of layout design in a neighborhood of a pedal bracket and capable of stably detaching a pedal from the pedal bracket.例文帳に追加

ペダルブラケット近辺におけるデザインレイアウト設計の自由度を高めると共に、ペダルブラケットからペダルを安定して離脱させることが可能な車両のペダル支持構造を提供すること。 - 特許庁

To comprehensively support facility layout planning in a basic design level by flexibly adjusting a parameter during designing and easily acquiring an optimum solution of a complicated problem.例文帳に追加

設計途中におけるパラメータのフレキシブルな調整を可能とし、複雑な問題の最適解を容易に取得可能として、基本設計レベルでの設備配置計画を包括的に支援可能とする。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit for improving the yield of semiconductor integrated circuit chips by forming a pattern of design layout with high accuracy on a wafer.例文帳に追加

設計レイアウトのパターンを精度良くウェハ上に形成することにより半導体集積回路チップの歩留まり向上が可能な半導体集積回路の製造方法を提供する。 - 特許庁

To provide a select assisting device for an automatic transmission capable of improving the degree of freedom for cabin layout and design characteristics of a select lever and obtaining suitable operation characteristics with a click-stop-like feeling.例文帳に追加

車室内のレイアウト自由度とセレクトレバーのデザイン性を高めることができ、しかも節度感のある良好な操作特性が得られる自動変速機のセレクトアシスト装置を提供する。 - 特許庁

To facilitate layout design and to avoid cost rising in the production or the storage of attachments by providing a terminal for an external power source and a terminal for an image monitor inside a tripod hole.例文帳に追加

三脚穴を利用して電源又は信号の伝達を行うことにより、カメラ本体のレイアウト設計の容易化と付属品の製造や保管及び流通のコストアップを回避する。 - 特許庁

To provide an elevator governor for allowing safe and efficient operation check while maintaining a degree of freedom in design and layout of a hall and a building.例文帳に追加

動作確認を安全かつ効率的に行うことができるとともに、乗り場や建築物の意匠性や設計自由度を維持することのできるエレベータの調速機を提供すること。 - 特許庁

To save a space while securing degrees of freedom in an internal layout and degrees of freedom in an outer packaging design, as for a battery- driven camera equipped with a main body and an outer cover for covering the main body.例文帳に追加

本発明は、本体と、その本体を覆う外装カバーを備えた、電池で動作するカメラに関し、内部のレイアウトの自由度や外装デザインの自由度を確保しつつスペースの無駄を省く。 - 特許庁

A critical pitch relative to an IC design is specified, and the optimal inner radial coordinate σ_inner and the optimal outer radial coordinate σ_outer of an annular illumination light source are determined so that an image projected through a mask is optimized throughout the pitch range in a design layout.例文帳に追加

ＩＣ設計について臨界ピッチを特定し、マスクを通して投影された像が設計レイアウト内のピッチの全範囲に関して最適化されるように輪帯照明光源の最適な内側半径座標σ_innerおよび外側半径座標σ_outerを決定する。 - 特許庁

To obtain a method, a system and a computer program for providing information for correlating the edges of a layout shape to a critical area of design and defects so that a designer can improve the sensitivity of design to various types of faults.例文帳に追加

設計者が種々のタイプの障害に対する設計の感受性を改善することを可能にするように、設計のクリティカル・エリアと、欠陥に対してレイアウト形状の辺を関係付ける情報を提供する方法、システム、及びコンピュータ・プログラムを得ること。 - 特許庁

To reduce the man-hour in designing and then to shorten a circuit design time by solving timing error without performing logical design again by the minimum change of packaging data, even when a degree of freedom on the change of layout and wiring is very small.例文帳に追加

配置や配線の変更の自由度が極めて小さくなった場合でも、最小限の実装データの変更により、再論理設計を行なうことなくタイミングエラーを解消できるようにして、設計工数の削減ひいては回路設計時間の短縮を実現する。 - 特許庁

In a die structure design process following the layout design, a parameter input related to a plurality of components arranged in a temporary die structure is performed, and the deformation processing of the shapes of the components is performed, and the final press die is displayed in the form of a drawing.例文帳に追加

そしてレイアウト設計工程に続く型構造設計工程では、仮の型構造内に配置された複数の部品に関するパラメータ入力を行って当該部品の形状の変形処理を行って最終的なプレス金型を図面化して表示する。 - 特許庁

The integrated verification and manufacturability tool includes a hierarchical database to store design data accessed by a plurality of verification tool components (e.g., layout versus schematic [440], design rule check [450], optical process correction [430], and phase mask shift assignment [420]).例文帳に追加

集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図［４４０]、設計ルールチェック[４５０]、光学プロセス修正[４３０]、位相マスクシフト割り当て[４２０]）によってアクセスされる設計データを格納する階層型データベースを含む。 - 特許庁

This power consumption optimization method is provided to describe specifications of a semiconductor integrated circuit in HDL, and to perform a logical composition from sources described in the HDL, and to optimize the power consumption of a semiconductor integrated circuit used for circuit design for performing layout design.例文帳に追加

半導体集積回路の仕様をＨＤＬで記述し、ＨＤＬで記述されたソースから論理合成を行い、レイアウト設計を行う回路設計で用いられる、半導体集積回路の消費電力を最適化する消費電力最適化方法である。 - 特許庁

The integrated verification and manufacturability tool includes a hierarchical database to store design data accessed by a plurality of verification tool components (e.g., layout versus schematic 440, design rule check 450, optical process correction 430, and phase shift mask assignment 420).例文帳に追加

集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図４４０、設計ルールチェック４５０、光学プロセス修正４３０、位相マスクシフト割り当て４２０）によってアクセスされる設計データを格納する階層型データベースを含む。 - 特許庁

This semiconductor integrated circuit design method has: an input step for inputting layout data including one piece of wiring; and an output step for outputting a minimum value and a maximum value of the capacitance value and the resistance value of the one piece of wiring as a predicted value of variation statistics on the basis of the layout data.例文帳に追加

一の配線を含むレイアウトデータを入力する入力ステップと、レイアウトデータを基に一の配線の容量値及び抵抗値の最小値及び最大値をばらつき統計の予測値として出力する出力ステップとを有する半導体集積回路設計方法が提供される。 - 特許庁

In a design support device 400, an extraction part 401 extracts a combination of adjacent macros from layout data, and a specification part 402 specifies a region between the macros configuring the extracted combination from ROW regions included in the layout data.例文帳に追加

設計支援装置４００は、レイアウトデータの中から抽出部４０１により隣接しあうマクロの組み合わせを抽出し、レイアウトデータに含まれているＲＯＷ領域の中から、抽出された組み合わせを構成するマクロ間の領域を特定部４０２により特定する。 - 特許庁