「Layout-Design」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To provide a method of a useful evaluation to carry out an estimate of a period required for cleaning, a proper layout planning of a well, and a power supply design in the cleaning utilizing an electro-osmosis phenomenon.例文帳に追加

電気浸透現象を利用した浄化において、浄化に要する期間の見積りや適切な井戸の配置計画及び電源の設計を行うのに有用な評価を行うための方法を提供する。 - 特許庁

To provide a welding transformer which prevents temperature rise of the winding, caused by a high-speed operation of an inverter, with its size being reduced by making to the layout design of the transformer flexible in a welding machine.例文帳に追加

本発明の溶接トランスは、インバータの高速化により起きる巻線の温度上昇を防止し、溶接機内部のトランス配置の自由化により構造設計を容易にしつつ、トランスの小型化を行うことを目的とする。 - 特許庁

Registrability of trade mark that contains certain words Registrability of trade mark that contains certain words The Commissioner may register a trade mark that contains the words "copyright", "layout design", "patent", "patented", "plant variety right", "registered", "registered design", or "trade mark", or any abbreviations of those words, or any similar words.例文帳に追加

一定の文言を含む商標の登録可能性一定の文言を含む商標の登録可能性局長は商標であって，「著作権」，「回路配置」，「特許」，「特許された」，「植物品種権」，「登録された」，「登録意匠」若しくは「商標」の文言又はこれらの略語若しくは類似語を含む商標を登録することができる。 - 特許庁

Since the LED 6, the surfaces 8 and 9 of the lens 4, etc., can freely be arranged in this way, the degree of design freedom is increased in the layout, etc., of a component, and design constraints, etc., about the limited mounting position of the light guide lens can also be eliminated in a personal computer, etc.例文帳に追加

これにより、ＬＥＤ６及び導光レンズ４の発光面８、９等を自由に配置することが可能となるので、構成部品のレイアウト等において設計的な自由度が増すとともに、パーソナルコンピュータ等おいて、制限されていた導光レンズの取付位置に関するデザイン的な制約等をなくすことができる。 - 特許庁

Design flow reverse to a conventional method is achieved in this method, wherein a mounting board such as a printed board is designed first, and based on the designed result of the mounting board, a package substrate for mounting the LSI is designed, and then the layout design of the LSI mounted on the package substrate is performed.例文帳に追加

従来とは逆の設計フローを実現するもので、まず、プリント基板などの実装基板の設計を行い、この実装基板の設計結果に基づいて、ＬＳＩを搭載するパッケージ基板の設計を行い、この後パッケージ基板上に搭載するＬＳＩのレイアウト設計を行うようにしたことを特徴とする。 - 特許庁

This method includes a floor plan process 100, a process 101 for placing the layouts same as that of the verified chip, in adjacent to upper, lower, left and right parts of the layout of the verified chip, a process 103 for reading a design tool by the restriction of the wafer level burn examination, and a process 104 for verifying a design rule.例文帳に追加

フロアプラン工程１００と、被検証チップのレイアウトと同一のレイアウトを被検証チップのレイアウトの上下左右にそれぞれ隣接させて配置する工程１０１と、ウェハレベルバーンイン検査の制約によるデザインルールを読み込む工程１０３と、デザインルールを検証する工程１０４とを含む。 - 特許庁

To efficiently arrange the other macro cell and standard cell even if a TAP cell for back bias control is used, to perform efficient wiring and to prevent occurrence of short-circuit with signal wiring and a design error without restriction at the time of revision by ECO in a layout design of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計において、バックバイアス制御のためのＴＡＰセルを用いる場合であっても、他のマクロセルやスタンダードセルを効率よく配置し、効率の良い配線を行い、ＥＣＯによる改訂時の制約にはならず、信号配線とのショートやデザインエラーを発生させない設計とする。 - 特許庁

To make an optical modulator completely interchangeable concerning an attaching method, dimensions, and a position of an external connector also by a design based on an external impedance matching method, by making the optical modulator compact in a layout by using the proper design and a flat waveguide to be matched internally.例文帳に追加

１．５ＧＨzより高いレンジでは、回路内の集積素子のハンダ付けなどのストリップにより生じる寄生インピーダンスが予期される共振周波数に偏移を生じる結果、集積された変調器に予期せぬインピーダンス値を生じ、ＲＦ信号ソースとデバイス間に信頼し得ないインピーダンス整合を生じる。 - 特許庁

A layout system which lays out printed matter includes: decision means of deciding a use of the printed matter; first selection means of selecting a design theme to be applied to a plurality of printing commercial materials related to the decided use; and layout means of laying out a content as a document using a template related to the design theme selected for the printing commercial materials.例文帳に追加

印刷物のレイアウトを行うレイアウトシステムであって、印刷物の用途を決定する決定手段と、決定された前記用途に関連付けられた複数の印刷商材に対して適用するデザインテーマを選択する第１の選択手段と、前記印刷商材に対して選択された前記デザインテーマに関連付けられたテンプレートを用いて原稿となるコンテンツのレイアウトを行うレイアウト手段とを備えることを特徴とするレイアウトシステムを提供する。 - 特許庁

In a cell library that is used for layout design of a semiconductor integrated circuit and is a library of design data of cells each achieving a unit function; each of the design data comprises an attribute value indicating whether the cell easily causes a defect in a cell adjacently placed across the edge and whether a defect is easily caused by a cell adjacently placed across the edge, and attribute information that is associated with the attribute value.例文帳に追加

半導体集積回路のレイアウト設計に用いられる、単位機能を実現するセル毎の設計データのライブラリであるセルライブラリにおいて、セル毎の設計データは、セルが備える端部と、該端部を介して隣接するセルに欠陥を生じせしめやすいか否か、および隣接するセルから欠陥を生じせしめられやすいか否か、を示す属性値と、の対応付けである属性情報を夫々含む。 - 特許庁

To provide a design support system of a carrying device, which eliminates deviance between a design of a carrying device performed on the basis of a requested carrying route and carrying performance, allows smooth transition from a design stage to an actual operation stage and is capable of estimating and evaluating influences of changes in operation of the device in the actual operation stage, changes in the number of devices, layout changes, etc.例文帳に追加

要求される搬送経路及び搬送能力に基づいて行った搬送装置の設計と、その設備の能力検証との間の乖離をなくし、設計段階から実稼働段階に円滑に移行することができるようにし、さらに、実稼働段階の装置の運用変更、装置台数変更、レイアウト変更等の影響を推定、評価することができるようにした搬送装置の設計支援システムを提供すること。 - 特許庁

This device includes a layout wiring processing part 112 which carries out the layout wiring of a logical block, a delay calculation part 113 which calculates the delay time of the signal connected to the logical block and a clock signal and delay improvement part 114 which changes the design information so that the signal delay satisfies its constraint and the clock signal is properly delayed.例文帳に追加

回路設計情報を用いて論理ブロックの配置配線を実行する配置配線処理１１２と、論理ブロックに接続されている信号およびクロック信号の遅延時間を計算する遅延計算部１１３と、信号の遅延が制約を満たし、クロック信号が適切に遅延するように設計情報を変更する遅延改良部１１４を備える。 - 特許庁

This automatic design device is provided with a layout information preparing part 1 for arranging a plurality of delay cells by folding them multiple times by using delay cell layout having a plurality of transistor patterns and an rough wiring part 12 for carrying out the rough wiring of the plurality of delay cells by deciding the deviation of the inter-gate capacity of each of the plurality of transistor patterns from the process information.例文帳に追加

複数のトランジスタパターンを有する遅延セルレイアウトを用いて複数の遅延セルを複数回折り返して配置する配置情報作成部１１、及びプロセス情報から複数のトランジスタパターンのそれぞれのゲート間容量の偏りを判定して複数の遅延セルの概略配線を行う概略配線部１２を備える。 - 特許庁

Automatic layout and wiring method of a semiconductor integrated circuit is provided with a step for deciding a wiring route, while a via shape and the number of vias are considered based on information, where layout design is terminated in outline wiring, a step for estimating the number of use wirings for each outline wiring search unit and a step for verifying the result.例文帳に追加

半導体集積回路の自動配置配線方法は、概略配線において、配置まで終了した設計情報に基づき、ビア形状／個数を考慮しながら配線経路を決定するステップと、概略配線探索単位ごとに使用配線本数を見積もるステップと、その結果を検証するステップを備えるようにした。 - 特許庁

Article 12-5 (1) District plans are plans to improve, develop, and conserve favorable environments that suit the qualities of each block through uniformity in building design, public facilities layout, and the layout of other facilities and shall be stipulated in areas with land that falls under any of the following items: 例文帳に追加

第十二条の五　地区計画は、建築物の建築形態、公共施設その他の施設の配置等からみて、一体としてそれぞれの区域の特性にふさわしい態様を備えた良好な環境の各街区を整備し、開発し、及び保全するための計画とし、次の各号のいずれかに該当する土地の区域について定めるものとする。 - 日本法令外国語訳データベースシステム

To simply configure a collision detecting device for a vehicle to avoid the complication of the device, to diversify a layout of the device and enlarge a degree of freedom in design to prevent limitations on the layout thereof.例文帳に追加

車両用衝突検知装置が煩雑になる点を解決することで、車両用衝突検知装置を簡易（シンプル）に構成することができることを可能にするとともに、車両用衝突検知装置のレイアウトが限定される点を解決することで、車両用衝突検知装置のレイアウトの多様化を図ることを可能にし、且つ設計の自由度を拡げることを可能にする。 - 特許庁

In initial design, an optimizing part 33 tries to optimize the attribute value of an element constituting the analog integrated circuit device in a prescribed range so that the analog integrated circuit device satisfies prescribed specifications concerned with operation characteristics, and when an optimum value is detected, a layout generation part 34 generates a layout including reserved elements to realize the optimum value.例文帳に追加

最初の設計において、最適化部３３はアナログ集積回路装置を構成する素子の属性値を、前記装置が動作特性に関する所定の仕様を満たすように所定範囲内で最適化を試み、最適値が見つかると、レイアウト生成部３４は当該最適値を実現するレイアウトを予約素子を含めて生成する。 - 特許庁

To provide a stack via layout design method which can previously prevent reduction of a reliability caused by the thermal stress distortion of a stack via in multilayered wiring using an interlayer film material having a low dielectric constant, and also to provide a semiconductor device.例文帳に追加

低誘電率層間膜材料を用いた多層配線におけるスタックビアの熱応力歪みによる信頼性低下を予め防ぐことを可能とするスタックビアレイアウト設計方法および半導体装置を提供する。 - 特許庁

That is, the designation information of the accepted content, the instruction information of the layout, and the instruction information of the design are associated with each block by a block edition part 162, and managed in the block data region of a data memory 15.例文帳に追加

すなわち、このブロック編集部１６２により、受け付けられたコンテンツの指定情報、レイアウトの指示情報、及びデザインの指示情報が各ブロックに対応付けられてそれぞれデータメモリ１５のブロックデータ領域で管理される。 - 特許庁

To provide a coating device with less restriction on design and layout and high precision of a film thickness not requiring a large amount of expenses for installation and capable of obtaining a coating film having a smooth surface and no coating ununiformness, and a coating method using the same.例文帳に追加

設置に多額の費用を要せず、設計上及びレイアウト上の制約が少なく、膜の厚さ精度が高く、かつ、表面が平滑で塗布ムラのない塗布膜を得ることができる塗布装置及び塗布方法を提供する。 - 特許庁

To decrease a floor height of a clean room facility, to perform local air conditioning, to reduce a load on an air conditioning system, to prevent the dispersion of contaminants, and to improve the rigidity of a floor structure without spoiling the degree of a design freedom such as a manufacturing facility layout.例文帳に追加

製造装置レイアウト等の設計自由度を損なうことなく、クリーンルーム施設の階高の低減、局所的な空調制御、空調システムの負荷軽減、汚染物質等の拡散防止、床構造体の剛性向上等を図る。 - 特許庁

The method for designing the integrated circuit includes a step (80) of determining the positions of the tap cells and a step (100) of forming a design layout for the integrated circuit, using an arrangement for building the positions in and a path-designating tool.例文帳に追加

集積回路を設計するための方法は、タップ・セルを固定する位置を決定するステップ（８０）と、その位置を組み込む配置及び経路指定ツールを使用して集積回路用のデザインレイアウトを生成するステップ（１００）を含む。 - 特許庁

As each advertisement image is adjusted for colors and layout positions in relation to other images so as to display one integral advertisement image, a unified design of the advertisement as a whole can be kept without spoiling spatial beauty.例文帳に追加

しかも各広告画像が一つの全体広告画像を表示するように互い色彩や配置位置が調整されているため、空間の美観を損なうことなく、広告全体として統一したデザインを保持することが可能となる。 - 特許庁

To provide an electrostatic flocking apparatus by which the application of an adhesive and electrostatic flocking corresponding to a required pattern are carried out without forming a layout paper accordingly whether a design is simple or complicated.例文帳に追加

単純なデザインはもとより複雑なデザインであっても、その度に版下なるものを作成しなくても、求めるパターンの接着剤塗布を行うこと、及び、静電植毛を行うことのできる静電植毛装置を提供する。 - 特許庁

To provide a personal computer which surely notifies a user of the operation situation of a device main body and also has the degree of design freedom in the layout of a component and to provide a light guide lens included in the computer.例文帳に追加

装置本体の動作状況を確実にユーザに知らせることが可能であるとともに、構成部品のレイアウトにおいて設計的に自由度のあるパーソナルコンピュータ及び当該コンピュータに組込まれる導光レンズを提供する。 - 特許庁

To increase the flexibility in layout design of a macro by laying out terminals of the same function in a plurality of sides of macro-cells, and also reduce a wiring delay by separating wiring for each terminal, thereby enabling a high-speed operation.例文帳に追加

マクロセルの複数の辺に同一機能の端子を配置することでマクロの配置設計の自由度を増加させるとともに、各端子への配線を分離することで配線遅延を小さくして、高速な動作を可能にする。 - 特許庁

To solve arrangement/wiring jam and violation of timing restriction in a layout design of a semiconductor divided into a plurality of blocks without increasing a chip area or generating a re-floor plan or rework such as RTL correction.例文帳に追加

複数にブロック化された半導体集積回路のレイアウト設計において、配置配線混雑やタイミング制約違反を、チップ面積を増加せず、かつ再フロアプランやＲＴＬ修正等の後戻り作業を発生させずに解決する。 - 特許庁

A virtual wiring model 21 exclusive for clock wiring and a power ratio model 22 to the in-cell power of a clock buffer to the switching power of the clock wiring are preliminarily defined in order to estimate the clock system power of an LSI prior to layout design.例文帳に追加

ＬＳＩのクロック系電力をレイアウト設計以前に見積もるべく、あらかじめクロック配線専用の仮想配線モデル２１と、クロックバッファのセル内電力とクロック配線のスイッチング電力との電力比率モデル２２と、を定義する。 - 特許庁

To simplify a process of a semiconductor device packaging a DRAM and a logic part on the same semiconductor substrate, to secure the degree of freedom in design, and to reduce the layout area of a circuit.例文帳に追加

同一の半導体基板上にＤＲＡＭ部とロジック部とが混載されている半導体装置において、工程の簡略化や設計の自由度を確保することができるとともに、回路のレイアウト面積の縮小化を図ることができるようにする。 - 特許庁

To provide a semiconductor integrated circuit which can reduce a load imposed on layout design when a switch is inserted between power lines to prevent a leakage current, and can alleviate an influence of a voltage drop occurring in the switch on a signal delay.例文帳に追加

リーク電流防止用として電源線にスイッチを挿入する際のレイアウト設計の負担を軽減できるとともに、スイッチで生じる電圧降下が信号遅延に与える影響を緩和できる半導体集積回路を提供する。 - 特許庁

The changing unit 4 changes the layout design data in such a manner that, when the distance measured by the measuring unit 3 is longer than a preliminarily designated value, the dummy pattern regulating the distance is enlarged to reduce the distance.例文帳に追加

変更部４は、測定部３にて測定された間隔が予め指定された指定値よりも大きい場合、その間隔を規定しているダミーパターンを拡大して、その間隔が短縮するように、レイアウト設計データを変更する。 - 特許庁

Since there is only one oil return passage to the oil pan, it is possible to improve the degree of freedom of layout of each part of an engine without affecting constraint on a design by placing a breather device.例文帳に追加

オイルパンへのオイル戻し通路を１本にすることができるため、ブリーザ装置を設けることによるエンジン設計上の制約に影響を及ぼさないようにして、エンジン各部位のレイアウトの自由度を向上することができる。 - 特許庁

With respect to design of a circuit including a boundary scan register, the wiring length estimate value between the boundary scan register which will be necessarily arranged in the vicinity of an I/O at the stage of layout buffer and the I/O buffer is stored in a data base 4.例文帳に追加

データベース４はバウンダリスキャンレジスタを含む回路の設計において、レイアウトの段階で必ずＩ／Ｏバッファの近傍に配置されるバウンダリスキャンレジスタとＩ／Ｏバッファとの間の配線長見積もり値が格納されている。 - 特許庁

To decrease a variation in wiring capacitance caused by a dummy pattern used for a flattening process of an LSI layout pattern, and not to degrade the extraction accuracy of a parasitic element in a design process.例文帳に追加

ＬＳＩレイアウトパターンの平坦化処理に用いるダミーパターンによって生じる配線容量変動を低減すると共に、設計工程における寄生素子抽出精度を可能な限り落とすことがないようにすることを目的とする。 - 特許庁

The layout design method includes a process (steps S2 to S4) in which cells are placed in such a way as to satisfy a prescribed timing constraint F1 and connection wiring for paths between cells is formed by using a first wiring layer which forms low resistance wiring.例文帳に追加

レイアウト設計方法は、所定のタイミング制約Ｆ１を満足させるように、セルを配置し、低抵抗配線が形成される第１配線層を使用してセル間のパスの接続配線を形成する処理（ステップＳ２〜Ｓ４）を有する。 - 特許庁

(2) A registration of establishment shall be completed, with the entry of the name and domicile or residence of a person to be registered, the date of registration and any other matters specified by an Ordinance of the Ministry of Economy, Trade and Industry in the layout-design registry. 例文帳に追加

２　設定登録は、回路配置原簿に設定登録を受ける者の氏名又は名称及び住所又は居所、設定登録の年月日その他経済産業省令で定める事項を記載してするものとする。 - 日本法令外国語訳データベースシステム

(2) A hearing with respect to the cancellation of a registration of establishment as prescribed in the preceding paragraph shall be held on giving notice with a reasonable period of time to the registered right holders in relation to a layout-design exploitation right pertaining to said registration of establishment. 例文帳に追加

２　前項の規定による設定登録の抹消に係る聴聞は、当該設定登録に係る回路配置利用権に関する権利の登録名義人に対し、相当な期間をおいて通知した上で行わなければならない。 - 日本法令外国語訳データベースシステム

(4) The Minister of Economy, Trade and Industry shall, when he/she has cancelled a registration of establishment pursuant to the provision of paragraph (1), notify the registered holder of a layout-design exploitation right pertaining to said registration of establishment, as well as publicly notify, to that effect. 例文帳に追加

４　経済産業大臣は、第一項の規定により設定登録を抹消したときは、その旨を、当該設定登録に係る回路配置利用権の登録名義人に対し通知するとともに、公示しなければならない。 - 日本法令外国語訳データベースシステム

(3) In the case where a registration of establishment with respect to the layout-design prescribed in paragraph (1) was made but cancelled pursuant to the provision of Article 9, the right to claim compensation as prescribed in the same paragraph shall be deemed never to have existed. 例文帳に追加

３　第一項の回路配置について設定登録がされた後第九条の規定により当該設定登録が抹消されたときは、同項に規定する補償金の請求権は、初めから生じなかつたものとみなす。 - 日本法令外国語訳データベースシステム

To provide an electric cable integrated rubber hose which can simplify the layout design and the fitting of a rubber hose and an electric cable, obtain the rigidity and the locus of the rubber hose equivalent to those of a single rubber hose, and maintain the durability.例文帳に追加

ゴムホースと電気ケーブルのレイアウト設計や取付け作業の簡素化を図り、ゴムホース単体時と同等のゴムホースの剛性や軌跡を得ることができ、耐久性を維持することができる電気ケーブル一体型ゴムホースを提供する。 - 特許庁

Then, the Web/AP server 2 receives a second file obtained by changing the design of the first file from a client terminal 1, and defines the layout positions of the data of the retrieval target items of a relational database 42 on the basis of the second file.例文帳に追加

そして、Ｗｅｂ／ＡＰサーバ２は、第１のファイル内のデザインが変更された第２のファイルをクライアント端末１から受信し、第２のファイルに基づいて、リレーショナルデータベース４２の検索対象項目のデータを配置する位置を定義する。 - 特許庁

This layout design system prepares the technology database storage device indicating the optimum wiring terminal processing for each via shape of the basic via shape list from the library information storage device in which the basic via shape list is registered in advance.例文帳に追加

レイアウト設計システムは、予め、基本バイア形状リストが登録されたライブラリ情報記憶装置から、基本バイア形状リストの各バイア形状に対して最適な配線終端処理を示したテクノロジーデータベース記憶装置を作成する。 - 特許庁

To provide a logic synthesizing device and a method therefor capable of preventing unnecessary load dispersion and performing load dispersion by taking the optimum cell arrangement and wiring region into account when performing layout in logical synthesis of LSI design.例文帳に追加

ＬＳＩ設計の論理合成において、不要な負荷分散を防止し、レイアウト時に最適なセル配置、配線領域を考慮した負荷分散を行うことができる論理合成装置および論理合成方法を提供する。 - 特許庁

To provide a method for creating current source information in which the information within an intermediate macro can be used to the full by using the intermediate macro whose inner layout design is not completed at calculating voltage variation amount in power source wiring.例文帳に追加

内部のレイアウト設計が未了の中間マクロについても、電源配線の電圧変動量算出時点で使用できる中間マクロ内部の情報を最大限に生かしたマクロ内電流源情報作成方法を提供する。 - 特許庁

To increase design freedom on the layout of a brake lever and a column lower bracket by constituting to prevent backward movement of a steering column even if hit by the brake lever.例文帳に追加

ブレーキレバーが当たってもステアリングコラムが後方に移動するのを防止するように構成することにより、ブレーキレバーやコラムロアブラケットのレイアウトに関する設計の自由度を増すことのできるステアリングコラム保持構造を提供することを課題としている。 - 特許庁