「Layout-Design」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To provide a power supply voltage drop simulation method for a semiconductor integrated circuit, capable of simulating the drop of power supply voltage due to resistance of a power supply wire in a semiconductor integrated circuit before layout design in a short time so as to reduce the design processing cost and heighten the accuracy of estimating the chip size at the initial stage of design.例文帳に追加

レイアウト設計前に半導体集積回路内部の電源配線の抵抗による電源電圧のドロップを短時間でシミュレーションすることができ、設計処理コストの低減化と、設計初期段階でのチップサイズの見積りの高精度化を図ることができる半導体集積回路の電源電圧ドロップ・シミュレーション方法を提供する。 - 特許庁

A first net list 4a used for operation verification about power consumption, a second net list 4b used for operation verification about a delay, and a third net list 4c used for operation verification about a capacity are created by inputting circuit cell design layout information, predicting a finished layout, and performing net list conversion based on the finished layout information by means of a net lister 8.例文帳に追加

回路セル設計レイアウト情報を入力して、仕上がりレイアウトを予測し、ネットリスタ８を用いて、仕上がり予測レイアウト情報に基づいてネットリスト変換を行ない、消費電力についての動作検証に用いる第１ネットリスト４ａと、遅延についての動作検証に用いる第２ネットリスト４ｂと、容量についての動作検証に用いる第３ネットリスト４ｃとを作成する。 - 特許庁

The ship design support system 1 includes: a storage unit 20 for storing an overall layout model data 23 that describes an overall layout model including a 3D ship-hull structure model and a 3D apparatus model; and a model drafting and changing unit 13 for changing the overall layout model based on a final lines plan data 30 showing the shape of the ship to be manufactured.例文帳に追加

船舶設計支援システム１は、船殻構造の３Ｄモデルとしての船殻構造モデルと機器装置の３Ｄモデルとしての機器装置モデルとを含む全体配置モデルを記述する全体配置モデルデータ２３を記憶する記憶手段２０と、建造すべき船舶の船型を表す最終線図データ３０に基づいて全体配置モデルを変更するモデル作成・変更手段１３とを具備する。 - 特許庁

To provide a method for automatically wiring a semiconductor integrated circuit which contrives to restrict generation of an upper and lower restriction in a wiring design of the semiconductor integrated circuit, and shortens the time required for layout design, and enables to decrease the size of the semiconductor integrated circuit and increase the speed thereof.例文帳に追加

半導体集積回路の配線設計における上下制約発生の抑止を図り、レイアウト設計に要する時間を短縮するとともに、半導体集積回路の縮小化と高速化を可能とした半導体集積回路の自動配線方法を提供する。 - 特許庁

Thereafter, when performing the conversion into the mounting circuit based on the layout design, a control part reads and executes a circuit design program, and the control part arranges the circuit Z as a shared circuit Z in the common layer of each circuit block, and deletes the circuit Z from each circuit block.例文帳に追加

その後、レイアウト設計に即した実装回路に変換する際、制御部が回路設計プログラムを読み出して実行することにより、制御部は回路Ｚを共用回路Ｚとして各回路ブロックの共通層に配置し、各回路ブロックから回路Ｚを削除する。 - 特許庁

To provide a memory macro and semiconductor integrated circuit design apparatus in which a term for design can be shortened even if a layout side of a memory is expanded, and a much faster semiconductor integrated circuit can be easily designed while suppressing increase in a chip area.例文帳に追加

メモリのレイアウトサイズが大きくなった場合であっても、その設計期間を短縮することができ、かつ、チップ面積の増大を抑えつつ、より高速な半導体集積回路を容易に設計することができるメモリマクロおよび半導体集積回路設計装置を提供する。 - 特許庁

To provide an information processing system capable of centrally controlling design layout information and control information without relying on an application, and executing the generation and the design editing of XML data in real time on a processing program of the XML data having paging information and a web browser.例文帳に追加

アプリケーションに依存することなく、デザイン・レイアウト情報と管理情報とを一元管理でき、面付情報を有するＸＭＬデータの処理プログラム、及びウェブブラウザ上でリアルタイムにＸＭＬデータの生成及びデザイン編集を行うことができる情報処理システムを提供することを課題とする。 - 特許庁

To make it possible to cope with process change certainly without affecting the upper level design such as the layout design of a standard cell, by enabling the adjustment corresponding to extensive delay values without changing cell size and metal wiring as much as possible, even when a process change arises.例文帳に追加

プロセス変動が生じた場合でも、できるだけセルサイズやメタル配線の変更を行なうことなく広範なディレイ値に対応した調整を可能にして、スタンダードセルのレイアウト設計等の上位設計に影響を与えずにプロセス変動に確実に対処できるようにする。 - 特許庁

In performing the design of the integrated circuit, when setting and laying out a block having a predetermined layer, the apparatus for design enables a block having a layer different from the predetermined layer to be virtually laid out on the predetermined layer and enables a layout status of blocks having the predetermined layer and having a lower layer to be evaluated.例文帳に追加

集積回路を設計する際に、所定の階層のブロックを設定し、配置する際、所定階層とは異なる階層のブロックを所定階層上に仮想配置可能するとともに、所定階層及び下位階層のブロックの配置状態を評価可能とする。 - 特許庁

To provide a technique to prevent the period of time required for making a design from becoming lengthened by an inspection that needs to be made backtracking in the final stage by causing a dummy pattern of high precision to occur and making an inspection of a coverage factor, at a stage prior to the layout pattern design of an LSI chip as a whole is determined.例文帳に追加

ＬＳＩチップ全体のレイアウトパターン設計が決定される前の段階で精度の高いダミーパターンの発生と被覆率の検証を行い、最終段階での検証による後戻りによって設計期間が長期化するのを防ぐための手法を提供する。 - 特許庁

To provide an input device which can be made low in profile, is superior in layout performance and design, and informs the user of an input received, by providing an appropriate touch sensation to the user, and to provide an electronic device.例文帳に追加

薄型化が可能で、配置性およびデザイン性に優れ、ユーザに適切な触覚を与えることで、入力を受け付けたことを知らせることができる入力装置および電子機器を提供する。 - 特許庁

The control part 11 of a circuit board design support device 1 stores the total number of pins, the minimum via land diameter and circuit board area of components of a prepared circuit board in a layout information database 16 by associating them with one another.例文帳に追加

基板設計支援装置１の制御部１１は、作成された基板の部品の総ピン数と、最小ビアランド径と、基板面積と、を対応付けてレイアウト情報データベース１６に記憶する。 - 特許庁

To provide a data output circuit and a control method of a semiconductor memory apparatus, of which the data output period is made to be reduced by reducing a layout area to simplify a circuit design.例文帳に追加

レイアウト面積を減少させて回路設計を簡素化し、かつデータ出力時間を減少させられるようにした半導体記憶装置のデータ出力回路および制御方法を提供する。 - 特許庁

To provide a signal transmitting circuit that has been subjected to a crosstalk countermeasure without making a CPU load in a WS (workstation) heavy at the time of using a CAD tool to perform a layout design on the WS.例文帳に追加

ＣＡＤツールを使い、ＷＳ上でレイアウト設計を行なう際に、ＷＳ内のＣＰＵの負荷を重くすることなく、クロストーク対策が施された信号伝送回路を提供すること。 - 特許庁

To provide a delay optimizing system for hierarchical LSI design, with which repeat processing from the layout of a post-process can be reduced without manually applying all the areas of sub-blocks of respective hierarchies.例文帳に追加

各階層のサブブロックの面積をすべて人手で与えることなく、後工程のレイアウトからの繰返し処理を削減可能なＬＳＩ階層設計における遅延最適化システムを提供する。 - 特許庁

In the chip layout design method, the I/O cells are arranged in a plurality of steps in the periphery of a semiconductor chip in the internal and external direction for the circumferential edge.例文帳に追加

Ｉ／Ｏセルの配置、種類の変更やチップサイズの変更があるたびに、設計者が配置の変更を手動で行うが、自動配置では生じなかったセル配置ミスや配置に要する工数の増加が生じる。 - 特許庁

To provide a method and device for layout design of a semiconductor integrated circuit, allowing suppression and control of an IR drop amount within a prescribed allowable range without depending on an arrangement tool.例文帳に追加

配置ツールに依存することなくＩＲドロップ量を所定の許容範囲内に抑制・制御することができる半導体集積回路のレイアウト設計方法及びレイアウト設計装置を提供する。 - 特許庁

To provide a layout design method for a semiconductor integrated circuit by which a capacity of a power supply required and sufficient for suppressing noise generation can be disposed near a noise source.例文帳に追加

ノイズの発生源の近傍に、ノイズ発生を抑制するのに必要かつ十分な容量を有する電源容量が配置することが可能な半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To rapidly and easily calculate an intrusion angle of a V-ribbed belt from a back flat pulley to a V-ribbed pulley at the stage of layout design of the pulleys.例文帳に追加

背面平プーリからＶリブドプーリへのＶリブドベルトの進入角度を算出する方法において、上記ベルト進入角度をプーリのレイアウト設計段階で迅速且つ容易に算出できるようにする。 - 特許庁

To provide a sanitary bag manufacturing device that makes a layout and a change in design of the device easy and can manufacture a high-quality sanitary bag, and also provide a method and a device for controlling the same.例文帳に追加

装置のレイアウトおよび設計変更を容易にするとともに、高品質な衛生バッグを製造することができる衛生バッグ製造装置、並びに、その制御装置および制御方法を提供する。 - 特許庁

To provide a tuner module that has many variations and a degree of freedom in layout of a main substrate and is improved in a degree of freedom in design and thereby can be reduced in cost, and to provide a receiver equipped with the same.例文帳に追加

主基板でのレイアウトに多くのバリエーション、自由度を与えることができ、設計の自由度を向上でき、ひいては低コストを図ることが可能なチューナモジュールおよび受信装置を提供する。 - 特許庁

To improve bad wiring characteristic which is caused by occurrence of a wasteful space between a first wiring having a wide width and a second wiring having a narrow width, related to a layout design of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計において、幅が広い第１の配線と幅が狭い第２の配線との間に無駄なスペースが発生することによる配線性の悪さを改善する。 - 特許庁

To provide a layout system in which the design work and production work can be performed by one person and results similar by conventional method including two processes can be obtained.例文帳に追加

一人の人間によって設計作業と作成作業の両方を行うことができ、かつ、二つの工程を経る従来の方法と同様の成果を出すことができる割付けシステムを提示すること。 - 特許庁

To provide a Pachinko machine facilitating the design of a layout of game pins in a game area and advantageously provided with a large-size center accessory.例文帳に追加

遊技領域における遊技釘のレイアウトを設計しやすくすることが出来ると共に、大型のセンター役物を有利に設けることが出来る、新規な構造のパチンコ機を提供することを、目的とする。 - 特許庁

Repeat controlling means 25 decide an update ratio between the process organization plan and the process layout plan, so that an optimum process design plan can be generated in a relatively short time and with efficiency.例文帳に追加

しかも、繰返制御手段２５において工程編成案と工程レイアウト案との更新の比率を決めるから、最適な工程設計案を比較的短時間でかつ効率よく生成することができる。 - 特許庁

To make it possible to prevent deviation from the design of a lithography pattern that is caused by the switching of lithograph devices, when forming a resist pattern that includes a layout with a minimum line width of 100 nm or less.例文帳に追加

最小線幅が１００ｎｍ以下のレイアウトを含むレジストパターンの形成において、描画装置の切り替え作業に起因する描画パターンの設計からのずれを防止することを可能とする。 - 特許庁

To shorten a design work period by executing logical synthesis and layout by using not only circuit information before modification and spare cells existing in a circuit but functionally excess cells to the modification of an HDL (hardware description language).例文帳に追加

ＨＤＬの修正に対し、修正前の回路情報及び回路中に存在するスペアセルだけでなく機能上余分なセルも利用して論理合成とレイアウトを実施し、設計工期を短縮する。 - 特許庁

To provide an elevator system which is used in extensive places without affecting the layout and the design for the inside of a car at low cost, and rapidly responds to occurrence of an emergency.例文帳に追加

低コストで、且つかご内のレイアウトやデザインに影響を与えることなく広範囲の箇所で利用することができ、また緊急事態発生に迅速に対応することができるエレベータシステムを提供する。 - 特許庁

To provide a logic synthesizer capable of preventing unnecessary load distribution and performing load distribution in consideration of the optimal cell arrangement and a wiring area at the time of layout in logic synthesis of LSI design.例文帳に追加

ＬＳＩ設計の論理合成において、不要な負荷分散を防止し、レイアウト時に最適なセル配置、配線領域を考慮した負荷分散を行うことができる論理合成装置を提供する。 - 特許庁

The Patent Office may decide to grant, to a third party, a non-voluntary license for the exploitation of a protected layout design according to the provisions of the non-voluntary license of patents provided for in Articles 23 and 24. 例文帳に追加

第23 条及び第24 条に定められた強制実施権の規定に従って、特許庁は保護回路配置を利用するための強制実施権を第三者へ付与することを決定することができる。 - 特許庁

The reproduction or publication of any model or document in connection with a working or use referred to in subsection (1) shall not be deemed to be an infringement of any copyright or protected layout-design (topography) subsisting in the model or document. 例文帳に追加

(1)にいう実施若しくは使用に関連する模型又は書類の複製又は公開は，当該模型又は書類に備わる著作権又は保護された回路配置の侵害とみなさない。 - 特許庁

To increase the freedom degrees of a lamp layout of a vehicular cornering lamp and vehicle design, and to increase a luminous flux utilization ratio for light emitted from a light source, in a vehicular cornering lamp for forming a horizontally-long light distribution pattern.例文帳に追加

横長配光パターンを形成する車両用コーナリングランプにおいて、その灯具レイアウトや車両デザインの自由度を高め、かつ光源からの出射光に対する光束利用率を高める。 - 特許庁

Thereby, since the restriction part 40 is not affected by an adjacent peripheral part on design, rigidity of the waist part 26 of the interior trim material body 20 can be enhanced without receiving restriction on layout.例文帳に追加

これにより、規制部４０は隣接する周辺部品に設計上影響されることはないため、レイアウトに制約を受けることなく内装材本体２０のウエスト部２６の剛性を高めることができる。 - 特許庁

A subset of the target pattern is selected so as to cover all possible diffraction signature groups so that the subset of the target pattern shows at least a part of a design layout for a lithography process.例文帳に追加

ターゲットパターンの部分集合がリソグラフィプロセスのための設計レイアウトの少なくとも一部を表すように、可能な回折シグネチャグループすべてをカバーするようにターゲットパターンの部分集合が選択される。 - 特許庁

To dispense with a screen design corresponding to an aspect ratio of a screen; and to prepare the screen with a visually recognizable operation, in which a relative layout is not changed even if a aspect ratio of a screen changes.例文帳に追加

画面の縦横比に応じた画面設計を不要とし、画面の縦横比が変わっても相対的なレイアウトが変わらないような画面を視覚的に分かり易い操作で作成可能にすること。 - 特許庁

Article 14 (1) None of the coowners of a layout-design exploitation right may either assign his/her share nor create a pledge on it without the consent of the other coowners. 例文帳に追加

第十四条　回路配置利用権が共有に係るときは、各共有者は、他の共有者の同意を得なければ、その持分を譲渡し、又はその持分を目的として質権を設定することができない。 - 日本法令外国語訳データベースシステム

(4) A holder of an exclusive exploitation right may create a pledge or grant a non-exclusive exploitation right to a third party in relation to his/her exclusive exploitation right only with the consent of the holders of a layout-design exploitation right. 例文帳に追加

４　専用利用権者は、回路配置利用権者の承諾を得た場合に限り、その専用利用権について質権を設定し、又は他人に通常利用権を許諾することができる。 - 日本法令外国語訳データベースシステム

In Article 10, paragraph (1), item (viii), the term "these rights" and the term "or trademark right" shall be revised as the term "these" and the phrase ", trademark right, or layout-design exploitation right or those registered as exploitation rights thereof," respectively. 例文帳に追加

第十条第一項第八号中「これらのもの」を「これら」に、「又は商標権」を「、商標権又は回路配置利用権若しくはその利用権で登録されているもの」に改める。 - 日本法令外国語訳データベースシステム

To provide photomask data correction techniques to extract a defective portion of a wafer process on a design layout and to compensate resolution failure of a resist pattern in a lithography process for manufacturing a semiconductor.例文帳に追加

設計レイアウト上のウェハプロセスの不具合箇所抽出を可能とするとともに、半導体製造リソグラフィ工程におけるレジストパタン解像不良を補うフォトマスクデータ補正技術を提供する。 - 特許庁

To enhance the degree of freedom in design by eliminating the restriction of a layout of the respective configuration parts of a pickup feeding mechanism which is arranged in a disk drive device and also to move a pickup in a stable state.例文帳に追加

ディスクドライブ装置に設けられるピックアップ送り機構の各構成部品のレイアウトの制約を無くして設計の自由度を高めるとともに、ピックアップを安定した状態で移動することを可能にする。 - 特許庁

To provide the development environment capable of easily generating, realizing, and arranging the design and visual layout of a Web application and the function and decision logic required for the Web application corresponding to them.例文帳に追加

ウェブアプリケーションの設計と視覚的レイアウトとそれに対応するウェブアプリケーションで必要な機能や決定論理を容易に作成し、実現し、配置することを可能にする開発環境を提供する。 - 特許庁

To provide a semiconductor integrated circuit design capable of suppressing increase in the number of lines and the total area of cells while avoiding a wiring congestion in a layout process.例文帳に追加

半導体集積回路の設計において、配線混雑が予想されるセルを使用禁止にして配線混雑を回避する方法では、レイアウトの総配線数と総セル面積が必要以上に増えてしまう。 - 特許庁

To provide a design checking system capable of checking electric properties of a board layout without disclosing a circuit designing technology or a board designing technology in an Internet connection environment.例文帳に追加

インターネットで接続された環境においても、回路設計技術や基板設計技術を公開することなく、基板レイアウトの電気特性チェックを行うことができる設計チェックシステムを提供する。 - 特許庁

The design layout 22C is corrected by using the deviation quantity ΔD as the defocusing value of the input parameter 22G at a measuring point where the deviation quantity ΔD exceeds the threshold 22H to create the OPC model again.例文帳に追加

乖離量ΔＤが閾値２２Ｈを超えた計測地点において、入力パラメータ２２Ｇのデフォーカス値として乖離量ΔＤを用いて、設計レイアウト２２Ｃを補正し、ＯＰＣモデルを再作成する。 - 特許庁

The measuring unit 3 measures the distance between a dummy pattern and the other pattern based on the layout design data including an element pattern constituting the circuit element of a semiconductor device and a dummy pattern not constituting the circuit element.例文帳に追加

測定部３は、半導体装置の回路素子を構成する素子パターンと、回路素子を構成しないダミーパターンと、を含むレイアウト設計データに基づいて、ダミーパターンと他のパターンとの間隔を測定する。 - 特許庁