「M bits」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A lamp actuation circuit LAMP drives and turns on a total of N*M lamps by outputting N-bits of common data COMi and M-bits of lighting data Pj to lamps.例文帳に追加

ＮビットのコモンデータＣＯＭｉと、Ｍビットの点灯データＰｊとをランプに出力することで、合計Ｎ＊Ｍ個のランプを点灯駆動するランプ駆動回路ＬＡＭＰを設ける。 - 特許庁

The N-bit PON port identifier has bits smaller than the M-bit multicast address in number.例文帳に追加

ＮビットＰＯＮポート識別子はＭビットマルチキャストアドレスより少ないビットを有する。 - 特許庁

An adder adds the valid signal expressed by N-bits and a noise signal from the noise generation means 2, which is expressed by N-bits.例文帳に追加

有効な信号とノイズ信号を加算器によって合計し、加算の結果得られた信号の、上位のMビット、MはNより小さい、をデジタル・アナログ変換器でアナログ信号に変換する。 - 特許庁

Period address data 21 are set as 'm bits', and the constitution of period memories 13 and 14 is respectively set as '2n-1word*n bits', and period data are set as maximum '2n bits', and a counter 11 is set as a '2n bit' counter, and the period of a clock signal 22 is set as T.例文帳に追加

ピリオドアドレスデータ２１を“ｍビット”、ピリオドメモリ１３、１４の構成をそれぞれ“２^m-1ワード＊ｎビット”、ピリオドデータを最大“２ｎビット”、カウンタ１１を“２ｎビット”カウンタ、クロック信号２２の周期をＴとする。 - 特許庁

Input data in a-bits represents a value from 0 to (2a-1) ×M, wherein a, b, M are positive integers and have relations of 1≤M≤2a-b and 1<b<a.例文帳に追加

ａビットの入力データは、０から（２ａ−１）×Ｍ（ただし、ａ，ｂ，Ｍは正整数で、１≦Ｍ≦２ａ−ｂ、１＜ｂ＜ａ）までの値を表すものである。 - 特許庁

In the case of executing optional operation accuracy of (n×m) bits (x≥m≥2), m operation units are cascade- connected and each operation unit repeatedly executes operation (m-1) times.例文帳に追加

ｎ×ｍビット（ｘ≧ｍ≧２）の任意演算精度の演算を行うときに、ｍ個の演算ユニットがカスケード接続され、各演算ユニットにて（ｍ−１）回の繰り返し演算が行われる。 - 特許庁

An n-bit parallel scramble pattern is adopted for the 1st-n-th bits in this (m+n)-bit pattern.例文帳に追加

この（ｍ＋ｎ）ビットパタンのうち第１〜第ｎビットをｎビットパラレルスクランブルパタンとする。 - 特許庁

The waveforms of the signal voltages applied are generated from an M-series (maximum length code) pseudorandom number bits sequence.例文帳に追加

印加する信号電圧の波形は、Ｍ系列の擬似乱数ビット列から生成する。 - 特許庁

The N system data buses are output from the memory controller and have a width of M/N bits.例文帳に追加

Ｎ個のシステムデータバスはメモリコントローラから出力されてＭ／Ｎビットの幅を有する。 - 特許庁

The depositor makes the m sub-bits u^i correspond to respective m quantum bit strings, performs measurement of a quantum state by employing an encoding base C^i for n quantum bits, and transmits the result thereof to the deposition object person as m×n quantum bits (evidence information F).例文帳に追加

供託者は、各ｍ個の量子ビット列にｍ個の副ビットｕ^iを対応させ、ｎ個の量子ビットに対して符号化基底Ｃ^iを採用して量子状態の測定を行い、その結果をｍ×ｎ個の量子ビット（証拠情報Ｆ）として被供託者に送る。 - 特許庁

The semiconductor device includes a memory section M having first and second memory cells for storing data bits and an error correction bits, respectively.例文帳に追加

半導体装置はデータビットを記憶する第１メモリセルおよび誤り訂正ビットを記憶する第２メモリセルを有するメモリ部Ｍを含む。 - 特許庁

The semiconductor memory has memory cell groups 101 to 10m of (m) sets (m>n) consisting of two memory cells 200, 201 to store (n) bits.例文帳に追加

ｎビットを記憶するために、２個のメモリセル２００,２０１からなるｍ組(ｍ＞ｎ)のメモリセル群１０１〜１０ｍを有する。 - 特許庁

Input image data consisting of a plurality of (n) bits inputted from outside via an interface means is converted into a plurality of (m) (m<n) bits, which are outputted to a display memory means to be stored there.例文帳に追加

外部よりインターフェース手段を介して入力される複数ｎビットの入力画像データを複数ｍ（ｍ＜ｎ）ビットに変換して、表示メモリ手段に記憶させるように出力する。 - 特許庁

Texture mapping is carried out by setting bits M-N and bits K-L (K≥I≥L>M≥J≥N) of the Z-value to the index numbers of the LUT1 and LUT2, and the Z-value is converted into a Z3-value and a Z4-value.例文帳に追加

Ｚ値のビットＭ〜Ｎ、ビットＫ〜Ｌ（Ｋ≧Ｉ≧Ｌ＞Ｍ≧Ｊ≧Ｎ）をＬＵＴ１、ＬＵＴ２のインデックス番号に設定してテクスチャマッピングを行い、Ｚ値をＺ３値、Ｚ４値に変換する。 - 特許庁

Then the M-bit 3rd signals are transmitted when bits from the 2nd signals are 0 and a complement of the M-bit 3rd signals is transmitted when the bits from the 2nd signals are 1.例文帳に追加

而して、このＭビット第３信号は第２信号からのビットが０である場合に送信され、また、Ｍビット第３信号の補数が、第２信号からのビットが１である場合に送信される。 - 特許庁

In the parallel/serial conversion circuit 5, the parallel data with bits of a predetermined number (n) synchronized with a first clock signal CLK1 and the parallel data with the arbitrary number of bits selected from (m) bits are input to a parallel/serial conversion section 25, and the serial data DOUT of n+m bits are output synchronously with a second clock.例文帳に追加

パラレル／シリアル変換回路５は、第１のクロック信号CLK1に同期する、所定数ｎビットのパラレルデータ及びｍビットから選択される任意のビット数のパラレルデータをパラレル／シリアル変換部２５に入力し、第２のクロックに同期させてｎ＋ｍビットのシリアルデータDOUTを出力する。 - 特許庁

All the bits of the Mth data stream are connected to the target memory device 14 having the M pieces of memory resistors with bit width of X of, and occupy uniformly disposed non-adjacent memory elements.例文帳に追加

M番目のデータストリームのすべてのビットは、ビット幅XのメモリレジスタM個を有するターゲットメモリ装置14と相互接続され、均等に配された非隣接メモリ要素を占有する。 - 特許庁

A random number adder section 15 generates a random number in m bits and summates it to the addition returning signal.例文帳に追加

乱数加算部１５は、ｍビットの乱数を発生させ、これを足し戻し信号に加算する。 - 特許庁

When a burst error in which (M+1) or more bits are continuously mistaken is entered, a protected bit makes an error without fail.例文帳に追加

Ｍ＋１ビット以上連続して誤るバースト誤りが入る場合、保護ビットが必ず誤る。 - 特許庁

Bits of the counter are grouped into a binary section of an m-bit counter and a unary section of an n-bit counter.例文帳に追加

このカウンタのビットは、ｍビットカウンタのバイナリ部分と、ｎビットカウンタのユナリ部分にグループ化される。 - 特許庁

A discarding processing section 16 discards the lower-order m bits of the addition returning signal added with the random number.例文帳に追加

切り捨て処理部１６は、乱数が加算された足し戻し信号の下位ｍビットを切り捨てる。 - 特許庁

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m.例文帳に追加

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。 - 特許庁

To provide an AIS (Alarm Indication Signal) detection circuit which has a small circuit scale and is flexibly applied to an optional AIS condition by detecting an AIS when m bits of an input signal are continuously "1" and permitting errors of n bits in the m bits.例文帳に追加

入力信号がｍビット連続して「１」であるとき、ＡＩＳ検出とし且つｍビット中ｎビットの誤りを許容する、回路規模が小さく且つ任意のＡＩＳ検出条件に柔軟に適用できるＡＩＳ検出回路を提供すること。 - 特許庁

To reduce the hardware quantity of a multiplication device which divides the multi plier of n-bits into M bits and outputs a final multiplication result by executing multiplication for M-times in a multiplication device which divides multiplier n-bits into plural pieces of bits at the time of multiplying the multiplier of n-bits and a multiplicand, executes multiplica tion plural times and outputs the final multiplication result.例文帳に追加

ｎビットの乗数と被乗数との乗算に際して乗数ｎビットを複数個に分割し、複数回の乗算を行って最終的な乗算結果を出力する乗算装置に関し、ｎビットの乗数をＭ個に分割してＭ回の乗算によって最終的な乗算結果を出力する乗算装置のハードウエア量を削減する。 - 特許庁

(3): At least one division display period of the display periods Tr_m corresponding to the m bits between the division display period of the display periods Tr_m+1 corresponding to the (m+1) bits and the division display period exists.例文帳に追加

（ｍ＋１）ビットに対応する表示期間Ｔｒ_m+1の分割表示期間と分割表示期間の間には、ｍビットに対応する表示期間Ｔｒ_mの分割表示期間が少なくとも１つ存在する。 - 特許庁

(n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.例文帳に追加

データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁

In the case that the FCI 'm'-bits are not set, the signal transfer point 10 sets the FCI 'm'-bits to '1' before usual processing is performed if a database inquiry signal is not active.例文帳に追加

ＦＣＩ「ｍ」ビットが設定されていない場合、信号転送ポイント１０は、データベース問合せ信号が活動化していないなら、通常の処理を行う前にＦＣＩ「ｍ」ビットを１に設定する。 - 特許庁

The signal phase converter 104 creates phase information Ipm for obtaining phase modulating signals corresponding to data A of (m+1) bits that are converted from data M (multi-valued signals of n-ary) of m bits obtained by grouping the data Din into m bits and changed in value for each one clock, and outputs a control voltage Vct that is furthermore converted from the phase information Ipm.例文帳に追加

信号位相変換器１０４は、データＤinをｍビット毎に区切って得られたｍビットのデータＭ（ｎ値の多値信号）を変換した、１クロック毎に値が変化したｍ＋１ビットのデータＡに対応した位相変調信号を得るための位相情報Ｉpmを生成し、この位相情報Ｉpmをさらに変換した制御電圧Ｖctを出力する。 - 特許庁

A processing unit (m bits) for parallel data of the MPU is adopted also as that for multi-line driving, and a data transfer unit (the number of bits of data) is unified.例文帳に追加

ＭＰＵ（１０２）の並列データの処理単位（ｍビット）を、マルチライン駆動用の処理の単位としても採用し、データ転送の単位（データのビット数）を統一する。 - 特許庁

A CRC coding part 12 and an ECC coding part 14 code the respective information words of m bits constituting the watermark information and generate the code words of n bits.例文帳に追加

ＣＲＣ符号化部１２およびＥＣＣ符号化部１４は、透かし情報を構成するｍビットの各情報語を符号化し、ｎビットの符号語を生成する。 - 特許庁

Further, a pattern by k-(2^n-1) bits from high-order bits of the A pattern is employed for a pattern by k-(2^n-1) bits from the least significant bit of a pattern generated at the (m+1)th reference clock.例文帳に追加

また、Ａパターンの上位ビット側からｋ−（２^ｎ−１）ビット分のパターンを、第ｍ＋１番目の基準クロックで発せさせるパターンの最下位ビットからｋ−（２^ｎ−１）ビット分のパターンとする。 - 特許庁

As a result, although the number of bits in the addition returning signal by the discarding processing decreases to n bits, the information of the discarded lower-order m bits is divided in a temporal direction and added to a video output signal.例文帳に追加

この結果、切り捨て処理により足し戻し信号のビット数がｎビットになるものの、切り捨てられた下位ｍビットの情報は時間方向に分割されて映像出力信号に加えられる。 - 特許庁

The switched capacitor type D/A converter 100 receives input data of m bits (m is a natural number), and outputs an analog signal corresponding to that value.例文帳に追加

スイッチドキャパシタ型Ｄ／Ａコンバータ１００は、ｍビット（ｍは自然数）の入力データを受け、その値に応じたアナログ信号を出力する。 - 特許庁

All input data D153 including termination bits in the coding circuit (151-1) are supplied to a series circuit of interleavers (152-1) to (152-(m-1)).例文帳に追加

符号化回路（１５１-1）でのターミネーションビットを含めた全ての入力データＤ１５３をインターリーバ（１５２-1）〜（１５２-(m-1)）の直列回路に供給する。 - 特許庁

A dither processing section 8 converts received m-bit image data Is by a screen processing section 7 into m-bit screen image data SC, and thereafter a bit division section 9 divides the image data into image data in lower-order n bits and image data in higher-order (m-n) bits.例文帳に追加

スクリーン処理部７において、入力されたｍビットの画像データISは、ディザ処理部８によりｍビットのスクリーン画像データSCに変換された後、ビット分割部９において下位ｎビット、上位（ｍ−ｎ）ビットの画像データに分割される。 - 特許庁

To solve a conventional problem that a circuit scale is expanded since error-correcting apparatuses are required in accordance with respective (m) values if the number (m) of transport information bits per symbol is multiple in the case of performing error correction in an M-ary/SS scheme.例文帳に追加

従来M-ary/SS方式で誤り訂正を行う場合、１シンボル当りの伝送情報ビット数ｍが複数の場合、各ｍの値に対応する誤り訂正装置が必要で回路規模が大きくなる。 - 特許庁

The number of bits of each component in the plaintext vectors (m) is arbitrarily set by the transmitter entity (a).例文帳に追加

平文ベクトルｍにおける各成分のビット数は送信側のエンティティａが任意に設定する。 - 特許庁

A data reception part 311 converts the serial signal of each channel into a parallel signal for every M bits.例文帳に追加

データ受信部３１１は転送された各チャンネルのシリアル信号をＭビットずつにパラレル変換する。 - 特許庁

In the case that the FCI 'm'-bits are set, the signal transfer point 10 conducts usual call processing.例文帳に追加

ＦＣＩ「ｍ」ビットが設定されている場合、信号転送ポイント１０は、通常の呼処理を行う。 - 特許庁

The light-emitting diode 17 and the phototransistor 23 are arranged, at locations delayed by 17 bits from the M sequence.例文帳に追加

発光ダイオード１７及びフォトトランジスタ２３は、前記Ｍ系列より１７ビット遅れた位置に配置する。 - 特許庁

In semiconductor devices 500A-500D, the number of data bits is compressed inside, and a test result is outputted to data input/output terminals DQ [0:3] to the number of m (m=4).例文帳に追加

半導体装置５００Ａ〜５００Ｄは、データビット数を内部で圧縮し、テスト結果をｍ個（ｍ＝４）のデータ入出力端子ＤＱ［０：３］に出力する。 - 特許庁

The Mth memory resister of the memory device is address-assigned, and all the interconnected bits are written simultaneously in the Mth memory resistor in a single clock cycle.例文帳に追加

前記メモリ装置のM番目のメモリレジスタがアドレス指定され、すべての相互接続されたビットが、単一クロック周期内で同時にM番目のメモリレジスタへ書き込まれる。 - 特許庁

When M-bit (8 bits=1 byte) data is written to the phase change memory, an erasing operation and a program operation are performed in units of n-bit (M>n) data.例文帳に追加

相変化メモリにおいて、Ｍビット（８ビット＝１バイト）のデータの書き込みを行う際には、ｎビット（Ｍ＞ｎ）のデータの単位で消去動作とプログラム動作を行う。 - 特許庁

The message consisting of arbitrary plural m-bit blocks are compressed by using an m-bit block cipher and the hash values of multiplexedly linked nm bits are obtained.例文帳に追加

任意の複数個のｍビットブロックからなるメッセージを、ｍビットブロック暗号を用いて圧縮して、多重に連接したｎｍビットのハッシュ値が得られる。 - 特許庁

A plurality of print data in N bits are selected based on a select signal for print data in M bits sent from an image processing part and are looked-ahead and held in a plurality of holding circuits, where N is smaller than M.例文帳に追加

画像処理部から送信されたＭビット単位の印字データからセレクト信号に基づいて、Ｍより小さいＮビット単位の印字データが複数選択され、それらは、複数の保持回路に先読みされて保持される。 - 特許庁