「Peripheral Bus」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

One data processors 101 includes an interface means 119 connectable with another data processor 100, the interface means includes a function capable of connecting another data processor as a bus master to an internal bus 108 in one data processor, and a peripheral function memory-mapped to the internal bus is constituted to be directly operated from an outside via the interface means, by another data processor.例文帳に追加

一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。 - 特許庁

One data processor 101 includes an interface means 119 for allowing to be connectable to another data processor 100, wherein the interface means includes a function enabling connecting another data processor as a bus master to an internal bus 108 in one data processor, and a peripheral function memory-mapped to the internal bus is constituted to be directly operated from the outside via the interface means, by another data processor.例文帳に追加

一のデータプロセッサ１０１に他のデータプロセッサ１００との接続を可能にするためのインタフェース手段１１９を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス１０８に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。 - 特許庁

The power-saving circuit (3) includes a monitoring circuit (7) which monitors communication through the data bus; a holding circuit (8) which holds a connecting state of the peripheral device (2); at least one switching element (6, 18) which interrupts supply voltage for the peripheral device (2); and a control circuit (9).例文帳に追加

省電力回路（３）は、データバスを介した通信を監視する監視回路（７）、周辺機器（２）の接続状態を保持する保持回路（８）、周辺機器（２）のための供給電圧を遮断する少なくとも１つのスイッチング素子（６、１８）、及び制御回路（９）を有する。 - 特許庁

The hardware system, which comprises one CPU 1 and one or more peripheral devices 2, adopts a bus interface system that uses a synchronous parallel interface as an interface between the CPU 1 and one or more peripheral devices 2 and varies signal timing according to software.例文帳に追加

１つのＣＰＵ１と１つ以上の周辺デバイス２から構成されるハードウェアシステムにおいて、ＣＰＵ１と１つ以上の周辺デバイス２間のインターフェースとして同期パラレルインターフェースを用い、ソフトウェアによって信号のタイミングを可変としたバスインターフェース方式を採用した。 - 特許庁

To provide a processing system capable of transmitting data at a further high speed through a bus between a peripheral device and a processor without reducing the clock frequency of the according to the peripheral device having a low-speed storage device, and an access control circuit and method therefor to the storage device.例文帳に追加

低速な記憶装置を有する周辺装置に合わせてバスのクロック周波数を低下させることなく、周辺装置と処理装置とがバスを介してより高速にデータを伝送できる処理システム、および記憶装置に対するアクセス制御回路とその方法を提供する。 - 特許庁

To obtain data saving information stored in a memory from the exterior and a peripheral substrate even when a CPU of an internal substrate of a digital protection relay is broken; and also reduce the load of the CPU and a CPU bus.例文帳に追加

ディジタル保護リレーの内部基板のＣＰＵが故障してもメモリに格納したデータセーブ情報を外部及び周辺基板より取得することと、ＣＰＵ並びにＣＰＵバスの負荷を低減する。 - 特許庁

When the means 21 writes data in the bridge memory 31, a low-order bus control means 22 reads written data from the bridge memory 31 and performs write access for writing to a peripheral circuit 50.例文帳に追加

下位バス制御手段２２は、上位バス制御手段２１がブリッジメモリ３１にデータを書き込むと、その書き込まれたデータをブリッジメモリ３１から読み出し、周辺回路５０に対して書き込むライトアクセスを行う。 - 特許庁

The liquid crystal display device is provided with a pixel array section 1, address decoders 2 and 3, a display memory (VRAM) 4 and a VRAM controller 5 and transmits and receives signals to and from a CPU 6 and a peripheral circuit 7 through a system bus L1.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

The liquid crystal display device is provided with a pixel array part 1, address decoders 2 and 3, a display memory (VRAM) 4, and a VRAM controller 5 and transmits and receives signals to and from a CPU 6 and a peripheral circuit 7 through a system bus L1.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

The connection selection (706, 710) and the pull-up voltage selection (704, 708) can be based, for example, on whether the board is installed in a system slot or peripheral slot of the bus 202.例文帳に追加

接続選択（７０６、７１０）、およびプルアップ電圧選択（７０４、７０８）は、たとえば、基板がバス２０２のシステム・スロットまたは周辺機器用スロットに取り付けられるかどうかに基づいて、行うことができる。 - 特許庁

In this picture display system, a display device displaying a color picture based on picture data, a frame memory storing the picture data, a peripheral circuit and a CPU (central processing unit) are connected via a CPU bus.例文帳に追加

画像表示システムにおいて、画像データに基づいてカラー画像を表示する表示装置と、前記画像データを記憶するフレームメモリと、周辺回路と、ＣＰＵとがＣＰＵバスを介して接続されている。 - 特許庁

A liquid crystal display device is provided with a pixel array section 1, address decoders 2 and 3, a display memory (VRAM) 4 and a VRAM controller 5 and transmits and receives signals to and from a CPU 6 and a peripheral circuit 7 through a system bus L1.例文帳に追加

液晶表示装置は、画素アレイ部１と、アドレスデコーダ２，３と、表示メモリ（VRAM）４と、VRAMコントローラ５とを備えており、システムバスＬ１を介してＣＰＵ６および周辺回路７と信号の送受を行う。 - 特許庁

When the server computer receives many information acquisition requests at short intervals, power consumption may increase more than usual due to inrush current of the bus power of the peripheral devices.例文帳に追加

また、サーバコンピュータが短い間隔で情報取得要求を多く受信した場合には、周辺機器のバスパワーの突入電流のため、通常時より電力消費が大きくなる可能性が考えられる。 - 特許庁

The CPU 1 performs the instruction corresponding to the retrieval result provided through the bus controller 4 without performing a program for analyzing the retrieval result of the peripheral hardware 3 for retrieval.例文帳に追加

ＣＰＵ１は、検索用周辺ハードウェア３の検索結果を分析するためのプログラムを実行することなく、バスコントローラ４を介して提供された検索結果に対応した命令を実行する。 - 特許庁

A PCI(peripheral component interconnect)-PCI bridge which connects a primary PCI bus 2 to a secondary PCI bus 4 consists of two physically different controllers, i.e., a primary PCI serial transfer controller 15 which is placed on the PC(personal computer) main body 100 side and a secondary PCI serial transfer controller 35 which is placed on the docking station 200 side.例文帳に追加

プライマリＰＣＩバス２とセカンダリＰＣＩバス４間をつなぐＰＣＩ−ＰＣＩブリッジは、ＰＣ本体１００側に配されたプライマリＰＣＩシリアル転送コントローラ１５と、ドッキングステーション２００側に配されたセカンダリＰＣＩシリアル転送コントローラ３５との２つの物理的に異なるコントローラから構成される。 - 特許庁

Within a system LSI 10 packaged with a CPU 11, an automatic write control part 13 is provided as hardware for setting power saving to respective peripheral devices (internal circuit 12, analog front end part 4, channel CODEC part 8, audio CODEC part 9 and functional block 15) connected to the address bus and the data bus of the CPU 11.例文帳に追加

ＣＰＵ１１が搭載されたシステムＬＳＩ１０の中に、ＣＰＵ１１のアドレスバス及びデータバスに接続された各周辺デバイス（内部回路１２、アナログ・フロント・エンド部４、チャネル・コーデック部８、音声コーデック部９、機能ブロック１５）に対する省電力設定を実現するハードウェアとして自動書込み制御部１３を設ける。 - 特許庁

The cover member 30 has a bus bar holding part 34, and is provided covering the insulating holder 10 in the recessed direction of the accommodation grooves 12 and slid in the peripheral direction to be fitted into the insulation holder 10.例文帳に追加

カバー部材３０は、バスバー押さえ部３４を備え、この絶縁ホルダ１０に対して収容溝１２の凹設方向に沿って覆い付けられるとともに周方向にスライドさせることで絶縁ホルダ１０に係止される。 - 特許庁

The function of a flash media core 230 is separated, and a decryption function is inputted into hardware on the peripheral side of a PCI bus interface 202, and a command generation function for a flash media card 248 is executed in a CPU 201.例文帳に追加

フラッシュ・メディア・コアの機能を分離して、解読機能２３０はＰＣＩバス・インターフェース２０２の周辺側のハードウエア内に入れ、フラッシュ・メディア・カード２４８のためのコマンド発生機能はＣＰＵ２０１内で実行する。 - 特許庁

A compound function module 7 provided with all interface parts of an on-chip bus 6, to which a CPU 9 and peripheral function modules 10 and 11 are connected, and two kinds of input/output ports 2 and 4, is packaged in an LSI 1.例文帳に追加

ＣＰＵ９、周辺機能モジュール１０、１１が接続されるオンチップバス６のインタフェース部と２種類の入出力ポート２、４とのインタフェース部の全てを備えた複合機能モジュール７をＬＳＩ１内に搭載する。 - 特許庁

An application roller 161 for applying the cleaning liquid to the nozzle face 72A has a truncated cone shape, and the inclination of an outer peripheral face (bus bar) 161A to the horizontal plane is approximately equal to the inclination of the nozzle face 72A.例文帳に追加

ノズル面７２Ａに洗浄液を塗付する塗布ローラ１６１は円錐台形状を有し、水平面に対する外周面（母線）１６１Ａの傾きがノズル面７２Ａの傾きと略同一になっている。 - 特許庁

At an instruction fetch request from the CPU 1, the bus controller 4 reads the instruction corresponding to the retrieval result of the peripheral hardware 3 for retrieval out of a comparison object register 3-1 and provides it for the CPU 1.例文帳に追加

バスコントローラ４はＣＰＵ１からの命令フェッチ要求があると、検索用周辺ハードウェア３による検索結果に対応する命令を比較対象レジスタ３−１から読み出し、ＣＰＵ１に提供する。 - 特許庁

To provide a synchronous serial bus system constituting various forms of secondary stations with minimum required parts by directly controlling peripheral circuits connected by a communication slave IC.例文帳に追加

通信用スレーブＩＣにて接続されている周辺回路を直接制御できるようにすることにより、必要最小限の部品で様々な形態の二次局を構成することができる同期シリアルバスシステムを提供する。 - 特許庁

In a system where one or a plurality of host computers are connected to a server computer connected to one or a plurality of peripheral devices through a network, when any host computer makes a command request to the server computer, the server computer temporarily turns on the bus power of a connected peripheral device.例文帳に追加

１乃至複数のホストコンピュータと、１乃至複数の周辺機器と接続されているサーバコンピュータとがネットワークを介して接続されたシステムにおいて、いずれかのホストコンピュータからサーバコンピュータに対しコマンド要求があった時、サーバコンピュータが、接続されている周辺機器のバスパワーを一時的にＯＮ状態にする。 - 特許庁

After the data read is started, control is so carried out that the memory 13 is not preread until data of one block is transferred from an I/O bus I/F 112 to the peripheral device 31 and after the data of the one block are transferred, the peripheral device 31 is controlled to start prereading when continuously reading data.例文帳に追加

データリード開始後、Ｉ／ＯバスＩ／Ｆ１１２から周辺装置３１に１ブロック分のデータが転送完了するまではメモリ１３から先読みを行わないように制御し、１ブロック分のデータが転送完了した後に、周辺装置３１がデータリードを継続する場合に、先読みを開始するように制御する。 - 特許庁

A connecting circuit to a control circuit on a substrate 22 from each of the hydraulic pressure control valves 11 is constituted of a bus bar 14 buried in a bulkhead 13a of an electronic control unit casing 21 and the housing 10, and the bus bar 14 is connected to the control circuit by passing through the substrate after reaching an outer peripheral part of the substrate through a passage having a clearance with the substrate 22.例文帳に追加

各液圧制御弁１１からの基板２２上の制御回路への接続回路を、電子制御ユニットケーシング２１とハウジング１０との隔壁１３ａに埋設したバスバー１４で構成し、そのバスバー１４は、基板２２との間隙をもった経路を経てその基板外周部に至った後、基板を貫通して制御回路に接続されている。 - 特許庁

The connector housing 10 is covered with a pouched cap 60 on the side where the bus bars 50 are attached, and the space between the housing 10 and the cap 60 is sealed by lip parts 31A formed at the peripheral edge of the sealing member 30.例文帳に追加

コネクタハウジング１０にはバスバー体５０が取り付いている側から袋状のキャップ６０が被せられ、キャップ６０との間はシール部材３０の外周縁に形成されたリップ部３１Ａによってシールがなされている。 - 特許庁

In a configuration in which a main control part MCTL or various peripheral modules MD1-MDn are bus-connected on a communication line LN, the communication line LN includes a control line CL in addition to signal lines DP and DN which form a differential pair.例文帳に追加

主制御部ＭＣＴＬや各種周辺モジュールＭＤ１〜ＭＤｎが通信線路ＬＮ上でバス接続された構成において、通信線路ＬＮに、差動対となる信号線ＤＰ，ＤＮに加えて制御線ＣＬを含ませる。 - 特許庁

The control apparatus including a clock control circuit 300 performs data transfers as a host or a peripheral under a state that the control apparatus is set on a first device operable with a self power supply or on a second device operable with a bus power supply.例文帳に追加

クロック制御回路３００を含むデータ転送制御装置は、セルフパワー電源で動作する第１のデバイス又はバスパワー電源で動作可能な第２のデバイスに設定された状態で、ホスト又はペリフェラルとしてデータ転送を行う。 - 特許庁

A second bus 112B is operatively coupled to a memory interface circuit 104, a PCI (peripheral component interconnect) circuit 108, and an external interface circuit 110 such that data may be transferred to and from the interface circuits at a second frequency F2.例文帳に追加

第２バス１１２Ｂは、メモリインタフェース回路１０４、ＰＣＩ回路１０８、および外部インタフェース回路１１０と機能的に連結し、これらのインタフェース回路との間のデータ転送を第２周波数Ｆ２で実行するように構成される。 - 特許庁

A peeling section 12 for conduction is provided continuously in the longitudinal direction at the roughly central portion in the widthwise direction, on the surface 11 of at least either on the thickness side of the slender plate-shaped bus-bar body 1 with the insulated covering 2 provided on the peripheral surface.例文帳に追加

周面に絶縁被覆２を施した細長板状の母線バー本体１の板厚側の少なくとも一方の面１１に幅方向の略中央に長手方向に続けて導電用剥離部１２を設ける。 - 特許庁

A frame part 41 is erected from the outer peripheral surface of the housing 4 while surrounding the power switching element 6, a bus bar assembly 8 and a printed circuit board 9 for forming an inverter circuit part, and a metallic cover plate 10 is fixed to a top surface of the frame part 41.例文帳に追加

インバータ回路部をなす電力スイッチング素子６、バスバーアセンブリ８及びプリント基板９を囲んでハウジング４の外周面から枠部４１が立設され、枠部４１の頂面に金属製の蓋板１０が固定される。 - 特許庁

The control circuit is set to recognize start of an idle state of the data bus by use of the monitoring circuit (7), to retain the connecting state of the peripheral device (2), upon recognition of the idle state, by starting the holding circuit (8), and to interrupt the supply of supply voltage to the peripheral device (2) by opening the at least one switching element (6, 18).例文帳に追加

制御回路は、監視回路（７）を用いてデータバスのアイドル状態の始まりを認識し、アイドル状態を認識すると保持回路（８）を起動することによって周辺機器（２）の接続状態を保持し、少なくとも１つのスイッチング素子（６、１８）を開くことによって周辺機器（２）の供給電圧の供給を遮断するよう設定される。 - 特許庁

The semiconductor integrated circuit in which a processor 1 is connected to a plurality of peripheral circuits 2, 3, 4 through a bus 5, includes a power source monitoring circuit 6a for monitoring power consumption in the semiconductor integrated circuit in real time, and for, when the power consumption exceeds a threshold, controlling one or more start timings of the plurality of peripheral circuits.例文帳に追加

プロセッサ１と複数の周辺回路２，３，４とがバス５を介して接続された半導体集積回路において、当該半導体集積回路内の消費電力をリアルタイムに監視し、消費電力が閾値を超えるとき、前記複数の周辺回路の１以上の起動タイミングを制御する電源監視回路６ａを備えた。 - 特許庁

To attain a higher-quality real-time monitoring video image although, as regards occupancy of a PCI (peripheral component interconnect) bus, network data transfer has priority over overlay data transfer in the case of a hybrid type HDD recorder to be used for a security system.例文帳に追加

セキュリティシステムに用いるハイブリッド型のＨＤＤレコーダの場合、ＰＣＩバスの占有はオーバレイデータ転送よりネットワークデータ転送の方が優先されることとなるが、より高品質なリアルタイムの監視映像を実現することも必要である。 - 特許庁

When the program stored in the memory 12 is executed by the processor 11 to output an action instruction signal to the verification objective circuit 13 from the processor 11, while an output specification signal is outputted to the peripheral circuit simulator 20 via the bus 15.例文帳に追加

プロセッサ１１に、メモリ１２に記憶されているプログラムを実行させて、プロセッサ１１から検証対象回路１３へ動作指示信号を出力させると共に、バス１５を介して周辺回路シミュレータ２０へ出力仕様信号を出力させる。 - 特許庁

This measurement data transmitter using a personal computer 21 to which peripheral equipment can be connected through a universal serial bus is provided with: a meter 10 for transmitting measurement data acquired by measuring electric energy; and a USB reader 22 connected through the universal serial bus to the personal computer 21 for reading the measurement data from the meter 10, and for transmitting the measurement data to the personal computer 21.例文帳に追加

ユニバーサルシリアルバスによる周辺機器の接続が可能なパーソナルコンピュータ２１を用いた計量データ伝送装置であって、電力量を計量して得た計量データの送信が可能な計量器１０と、パーソナルコンピュータ２１に対してユニバーサルシリアルバスにより接続され、計量器１０から計量データを読み出してこのパーソナルコンピュータ２１に送るＵＳＢ読み取り機２２とを備える。 - 特許庁

To provide a baffle device for a cooling unit for a rear engine bus securing the freedom degree being fitted to disposition and shapes of peripheral components after securing similar baffling performances to the conventional steel plate and synthetic resin plate and facilitating the maintenance works in the engine maintenance in the baffle device for the cooling unit for the rear engine bus.例文帳に追加

本発明は、リヤエンジンバスの冷却ユニット用導風装置に関し、従来の鋼板や合成樹脂製の板材と同等の導風性能を確保した上で周辺部品の配置や形状に合わせた自由度を確保するとともにエンジンの点検整備の際に点検作業を容易に行なうことができるリヤエンジンバスの冷却ユニット用導風装置を提供することを目的とする。 - 特許庁

This memory is provided with a plurality of memory cells, a plurality of pads, a plurality of peripheral devices for transmitting data between the plurality of memory cells and the plurality of pads, a plurality of voltage sources for supplying a plurality of supply voltages, a power distribution bus for supplying the plurality of supply voltages, and a package having a lead frame constituting a part of the power distribution bus to seal the memory.例文帳に追加

本発明のメモリは、複数のメモリセルと、複数のパッドと、複数のメモリセルと複数のパッドとの間でデータを送信するための複数の周辺装置と、複数の供給電圧を生成する複数の電圧源と、複数の供給電圧を送給する電力分配バスと、電力分配バスの一部を形成するリードフレームを有し、メモリを密閉するパッケージと、を具えている。 - 特許庁

To provide a technique for virtually adding a PCI configuration area, which is not owned beforehand by a PCI(peripheral component interconnect) agent device by operating a bus transaction, and for extending a PCI function based on the information of the extended PCI configuration area.例文帳に追加

バス・トランザクションを操作することにより、ＰＣＩエージェント・デバイスが予め保有していないＰＣＩコンフィグレーション領域を仮想的に付加し、それにより拡張されたＰＣＩコンフィグレーション領域の情報をもとにＰＣＩ機能を拡張する技術を提供すること。 - 特許庁

Queue slave parts 201, 202, 203 and 204 express queue IDs corresponding to the factors of the plural interruption requests as the binary form of n bits by n signal lines of a queue bus 1 and successively transmit them from a peripheral chip to a CPU (queue master part 10) in a time division manner.例文帳に追加

キュースレーブ部２０_1，２０_2，２０_3，２０_4は、複数の割り込み要求の要因に対応したキューＩＤを、キューバス１のｎ本の信号線にてｎビットのバイナリ形式として表現して、時分割により順次、ペリフェラルチップからＣＰＵ（キューマスタ部１０）に送信する。 - 特許庁

A DMA control part 33 of an initiator 3 makes lead access request via a PCI (Peripheral Component Interconnect) bus 1, a control part 23 of a memory target device 2 which has determined that the lead access requests are made to the control part 23 itself stores lead data from a memory 4 into an inner buffer and executes burst transmission from the inner buffer.例文帳に追加

イニシエータ３のDMA制御部３３からリードアクセス要求がPCIバス１を通して出され、それが自分への要求であると判断したメモリターゲットデバイス２の制御部２３は内部のバッファにメモリ４からのリードデータを格納し、そこからバースト転送する。 - 特許庁

A modular processing unit includes a first housing body constructed without including any computer component of the peripheral device, a first processor, which includes a first bus system and is connected to a first circuit board connected to the first housing body, and a first back surface connected to the first housing body for providing various connections applicable to the peripheral device and the application.例文帳に追加

モジュラー式の処理ユニットであって、周辺機器のコンピュータ構成要素を含まずに構成された第１の収納体と、第１バスシステムを含み、前記第１の収納体に結合された第１の回路基板に結合された第１プロセッサと、前記第１の収納体に結合されており、周辺機器およびアプリケーションへ適応可能な種々の接続を提供する第１の背面とを備えた。 - 特許庁

The flat HS bus body with a nickel metal aligned and formed in a required pattern coated with polyimide from inside and outside and with the nickel metal exposed as an electrode at a required end, is folded in right and left directions facing each other, and the folded parts are set between the batteries and the rear side of the bus body is adhered to the peripheral face of the battery with an adhesive.例文帳に追加

所望の模様に配置形成されたニッケル金属を表裏からポリイミドで被覆し、所望の端部に前記ニッケル金属を電極として露出した平たいＨＳバス本体において、前記ＨＳバス本体を左右から向かい合う方向に折り曲げ、該折り曲げた箇所を電池間に設置し、裏側を接着手段で電池の周面に接着してなることを特徴とするＨＳバスの配置構造。 - 特許庁

A peripheral chip module 30 is provided with a display data RAM 31 to be accessed by being designated by the address in the prescribed address range and a data transfer interface 33 which is connected via a bus 37 with the RAM 31 for address-designating the RAM 31 by the address transferred from the outside and performing access to the RAM 31.例文帳に追加

周辺チップモジュール３０は、所定アドレス範囲のアドレスで指定されてアクセスされる表示データＲＡＭ３１と、ＲＡＭ３１とバス３７で接続され外部から転送されてきたアドレスでＲＡＭ３１をアドレス指定してＲＡＭ３１をアクセスするデータ転送インタフェース３３とを有する。 - 特許庁

The bus bar 45 includes an annular connector 46, LED connection part 47 extended from the connector in the peripheral direction to be soldered with the leads of the LED, and connector 48 to be soldered with the certain circuit on the circuit board.例文帳に追加

また、バスバー４５は、環状の連結部４６と、該連結部の所定位置から外周方向に延伸され、ＬＥＤのリード線と半田付けされるＬＥＤ接続部４７と、基板上の所定回路と半田付け等により接続するための基板接続部４８が設けられている。 - 特許庁