「access controller」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

The core processing unit can execute its special processing without responding to a signal transfer requirement by installing a direct memory access(DMA) controller.例文帳に追加

直接メモリ・アクセス（ＤＭＡ）コントローラを設けることにより、コア処理ユニットは、信号転送要求に応答することなく、その特殊処理を実行することできる。 - 特許庁

To improve the efficiency of an access to a shared memory, and to improve data transferring performance in a storage controller in a multi- processor constitution equipped with a shared memory.例文帳に追加

共有メモリを備えたマルチプロセッサ構成の記憶制御装置において、共有メモリに対するアクセス効率を改善し、データ転送性能を向上させる。 - 特許庁

The memory controller for controlling access to a flash memory 11 comprises address registers 23a and 23b for retaining physical addresses on the flash memory 11.例文帳に追加

フラッシュメモリ１１へのアクセスを制御するメモリコントローラに、フラッシュメモリ１１上の物理アドレスを保持させるためのアドレスレジスタ２３ａ，２３ｂを備えている。 - 特許庁

An operation code decoder 204 which has received an access permission signal EN acquires and decodes a command, and transmits the decoded command to a read/write controller 206.例文帳に追加

アクセス許可信号ＥＮを受信したオペレーションコードデコーダ２０４は、コマンドを取得してデコードし、デコードしたコマンドをリードライトコントローラ２０６に送出する。 - 特許庁

To provide an improved RAID controller for managing branching of snap data in a RAID storage system in cooperation with a data access request from a system user.例文帳に追加

システムユーザのデータアクセス要求と協調して、ＲＡＩＤ記憶システム内のスナップデータの分岐を管理する改良されたＲＡＩＤコントローラを提供する。 - 特許庁

The microcomputer 13 takes action for the connection/disconnection of the LAN cable 22 when the interruption occurs due to the detection output from the access controller 12.例文帳に追加

マイクロコンピュータ１３は、アクセスコントローラ１２の検出出力による割り込みを生じたとき、ＬＡＮケーブル２２の着脱に対応する処理を実行する。 - 特許庁

To provide a multi-channel access radio communication system that can extend a service area while minimizing the extension of the scale of a controller.例文帳に追加

マルチチャンネルアクセス無線通信システムにおいて、制御装置の規模の拡大を最小限としつつ、サービスエリアを拡大することが可能であるシステムを提供する。 - 特許庁

An RAM access controller 106 controls the read and write of an RAM cache 107 and a line memory 108, and executes memory read and memory write corresponding to a request from the decoder 109.例文帳に追加

RAMアクセスコントローラ106は、RAMキャッシュ107およびラインメモリ108の読み書きを制御して、デコーダ109の要求に応じたメモリ読出およびメモリ書込を実行する。 - 特許庁

To provide a memory controller and a serial memory capable of preventing a memory access different from user's intention from being executed due to the influence of noise or the like.例文帳に追加

ノイズ等の影響により使用者の意図とは異なるメモリアクセスが実行されることを防止できるメモリ制御装置及びシリアルメモリを提供する。 - 特許庁

A first end-host belongs to a first non-stationary/non-fixed network being able to connect to a first stationary access network having a quality-of-service controller.例文帳に追加

第１のエンドホストはサービス品質コントローラを有する第１の静止型のアクセスネットワークに接続する第１の非静止型／非固定型のネットワークに属する。 - 特許庁

To provide an access controller and method for designating a user group who can participate in a cooperative work, and for keeping the privacy of the data.例文帳に追加

協働作業に参加可能な利用者集合を指定することができ、かつデータのプライバシーを守ることのできるアクセス制限装置及び方法を提供する。 - 特許庁

To provide a communication control program capable of appropriately dividing a communication band of an access point, a communication controller and a communication control method.例文帳に追加

アクセスポイントの通信帯域を適切に配分することのできる通信制御プログラム、通信制御装置、及び通信制御方法の提供を目的とする。 - 特許庁

The method for recovering from the grounding bounce during the boundary scan test comprises a step, in which a test access port controller 118 can be shifted operably to an arbitrary one determined controller state, from among at least three determined controller states induced by the grounding bounce.例文帳に追加

バウンダリ・スキャン・テスト中に接地バウンスから回復する方法であって、テスト・アクセス・ポート・コントローラ１１８を、接地バウンスによって誘発される少なくとも３つの未確定コントローラ状態の任意の１つから確定コントローラ状態に操作可能に遷移させるステップを含む。 - 特許庁

An electronic device 100 comprises the card controller 105 for reading/writing to a card 109, a card power supply part 104 for supplying power to the card controller 105, a LED 106 for indicating, by lighting, access from the card controller 105 to the card 109, and a control part 101.例文帳に追加

電子機器１００は、カード１０９を読み書きすべくカードコントローラ１０５と、カードコントローラ１０５に電源を供給するカード電源部１０４と、カードコントローラ１０５がカード１０９にアクセスしていることを点灯により表示するＬＥＤ１０６と、制御部１０１とを備える。 - 特許庁

The controller includes an interface to the Internet, and includes a web server allowing a remote computer to access web pages maintained by the controller, and providing information relevant to the control function of the controller such as control sensor readings and, optionally, information about the status of the control system.例文帳に追加

コントローラは、インターネットへのインターフェースを含み、更にウェブ・サーバを含み、コントローラが保持するウェブ・ページに遠隔コンピュータをアクセスさせ、制御センサの読み取り値のようなコントローラの制御機能に関連する情報および任意に制御システムのステータスに関する情報を供給する。 - 特許庁

On the basis of the request condition of the service, the setting request of a radio link is transferred from a core network successively to a service radio network controller, a control radio network controller and a base station and on the basis of the service condition, data scheduling is performed on the media access control layer of the base station in a high speed down link packet access system (HSDPA).例文帳に追加

サービスの要求条件に基づいて、コアネツトワークから無線リンクの設定要求をサービス無線ネツトワークコントローラ、コントロール無線ネツトワークコントローラ、基地局へ順次転送し、サービス条件に基づいて、高速ダウンリンクパケットシステム(HSDPA)における基地局のメディアアクセスコントロールレイヤーにてデータスケジューリングを行う。 - 特許庁

The control part 101 monitors a LED lighting command signal 112 for commanding the lighting of the LED 106 indicating access to the card 109 to accurately detect the process or completion of access from the card controller 105 to the card 109, and while the card 109 is not accessed, cuts off the power supply to the card controller.例文帳に追加

制御部１０１は、カード１０９へのアクセス中を示すＬＥＤ１０６の点灯を指示するＬＥＤ点灯指示信号１１２を監視し、カードコントローラ１０５がカード１０９へのアクセス中又はアクセス終了を正確に検知し、カード１０９へのアクセスがされていないときには、カードコントローラへの電源供給を切断する。 - 特許庁

An apparatus authentication device avoids the access from a wrong party which is not authenticated neither registered, and a controller which tries to wrongfully authenticate an apparatus is made unaware of the existence of a server, so that access control of high security can be realized.例文帳に追加

機器認証装置３５０は認証登録されていない不正な相手からのアクセスを避け、不正に機器認証しようとするコントローラにサーバの存在を知られないようにするのでセキュリティの高いアクセス制御が実現される。 - 特許庁

The memory controller is provided with an access control means controlling access to the flash memory and a signal output means outputting a writing data signal for diagnosing the operation of the flash memory or the quality of the block to a data bus of the flash memory.例文帳に追加

フラッシュメモリに対するアクセスを制御するアクセス制御手段と、フラッシュメモリのデータバスに、フラッシュメモリの動作若しくはブロックの良否を診断するための書込みデータ信号を出力する信号出力手段を備える。 - 特許庁

To prevent such an erroneous access that a DMA (Direct Memory Access) is performed among storage areas assigned to different processing means in a microcomputer configured that a single DMA controller is used in common between the plurality of processing means.例文帳に追加

１つのＤＭＡコントローラが複数の処理手段に共用されるようになっているマイクロコンピュータにおいて、異なる処理手段に割り当てられた記憶領域同士の間でＤＭＡ転送が行われてしまう誤アクセスを防止する。 - 特許庁

The access controller has control machines 2-6-1 to 2-6-n of electric locks provided at each access position in a predetermined area, measuring devices 2-4-1 to 2-4-n for measuring body weights, card readers 2-3-1 to 2-3-n, and a control machine 2-1 for controlling the respective card readers.例文帳に追加

アクセス制御装置は、所定領域に対するアクセス位置ごとに設けられた電気錠の制御機2-6-1 〜2-6-n と、体重を計測する計測器2-4-1 〜2-4-n と、カードリーダ2-3-1 〜2-3-n と、各カードリーダを制御する制御機2-1 を有している。 - 特許庁

The trace controller, when a data processor for emulation (2) detects data access started by executing an instruction during trace control, implements control to store data by the data access in trace memory (5) with the instruction address.例文帳に追加

トレース制御部は、トレース制御中、エミュレーション用データプロセッサ（２）が命令を実行することによって起動されたデータアクセスを検出したとき、命令のアドレスと共に前記データアクセスによるデータをトレースメモリ（５）に格納するように制御する。 - 特許庁

To execute the logical format of a physical disk without making host access stand by while maintaining redundant constitution regarding a RAID controller performing the logical format enabling to conduct the host access to a physical disk group taking the redundant constitution.例文帳に追加

冗長構成をとる物理ディスク群に対し、ホストアクセスを可能とする論理フォーマットを行うＲＡＩＤ制御装置に関し、冗長構成を維持しつつ、ホストアクセスを待たせることなく、物理ディスクの論理フォーマットを実行する。 - 特許庁

The bass controller 22 controls bass and performs the stop processing for stopping the operation of the CPU 11 when the setting of the access right is made for one of the plurality of circuits without setting of the access right obtainment control register 17 to be valid.例文帳に追加

バスコントローラ２２は、バスを制御し、かつアクセス権取得制御レジスタ１７が有効に設定されないで複数の回路のいずれかに対するアクセス権の設定がされたときは、CPU１１の動作を停止する停止処理を実行する。 - 特許庁

In the AHB bus interface 14, when there is an access request from the CPU bus 10, if the standby request is active, the controller issues a wait request to the CPU bus 10 immediately to make the UPU wait for the access until refresh processing is completed.例文帳に追加

ＡＨＢバスインターフェース１４においては、ＣＰＵバス１０からアクセス要求がある時、待機要求がアクティブであればＣＰＵバス１０へ即時ウェイト要求を出してリフレッシュ処理が終了するまでアクセスを待たせる。 - 特許庁

The inkjet recorder further comprises a memory the accessing of which is controlled by the memory controller and a control means that sets the access priority order of the head data control circuit to show a high response to the memory access priority order control signal.例文帳に追加

さらに、上記メモリコントローラによってアクセス制御されるメモリと、上記メモリアクセス優先順位制御信号に応じて、上記ヘッドデータ制御回路のメモリアクセス優先順位を高く設定する制御手段とを有する。 - 特許庁

A system controller of each node informs a memory access source of a system fault stop if an uncorrectable fault occurs when a memory access request generated in its node is offered to a node characteristic memory mounted on the node (S17).例文帳に追加

各ノードのシステム制御装置は、自ノードに実装されたノード固有メモリに対して自ノード内で発生したメモリアクセス要求を出した時に訂正不可能な障害が発生したときはシステム障害停止通知をメモリアクセス元に通知する(S17) 。 - 特許庁

For a controller of hybrid equipment, the SRAM and an SRAM controller equipped with a cache memory controller and a fast memory controller are arranged in the form of provision from a CPU, and the SRAM is reconstituted dynamically with the cache memory and fast memory according to whether a performed process is proper to make memory access fast irrelevantly to the process.例文帳に追加

複合機器の制御装置において、ＣＰＵから提げる形でＳＲＡＭと、キャッシュメモリコントローラ及び高速メモリコントローラを備えたＳＲＡＭ制御コントローラを配置する事により、行なわれる処理の適不適に応じてＳＲＡＭをキャッシュメモリ、高速メモリと動的に再構成することによって、処理によらずメモリアクセスの高速化を実現するシステム。 - 特許庁

In the DMA controller 50, an access request with a high priority order of priority is selected from the plurality of access requests of the blocks 11-36, and in a plurality of processes to be executed due to the selected access request, use efficiency of the bus BS2 connected to an SDRAM 70 is adjusted such that it is substantially constant.例文帳に追加

ＤＭＡコントローラ５０は、ブロック１１〜３６の複数のアクセス要求のうち、優先順位の高いアクセス要求を選択し、その選択したアクセス要求に起因して実行される複数の処理において、ＳＤＲＡＭ７０に接続されたバスＢＳ２の使用効率が略一定になるように調整する。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

Also, the information processor is provided with a DRAM controller 7 for performing access to a DRAM 8 by designating the low address signal RA and the column address signal CA, and for, when access to the memory address whose low address signal RA is the same is continuously performed more than once, not designating the low address signal RA in the second and following access.例文帳に追加

また、ローアドレス信号ＲＡ、及びカラムアドレス信号ＣＡを指定してＤＲＡＭ８へのアクセスを行うと共に、ローアドレス信号ＲＡが同一であるメモリアドレスへのアクセスが複数回連続する場合、二回目以降のアクセスにおいてローアドレス信号ＲＡの指定を行わないＤＲＡＭコントローラ７を備えた。 - 特許庁

The access controller 230 includes registers 234 and 236, an input part 231 for inputting the instruction code string and the address from the I/F 212, and an access control part 238 for controlling access to the registers 234 and 236 by the CPU 202 on the basis of the instruction code string and the address inputted in the input part 231.例文帳に追加

アクセス制御装置２３０は、レジスタ２３４、２３６と、命令コード列およびアドレスをＩ／Ｆ２１２から入力する入力部２３１と、入力部２３１で入力した命令コード列およびアドレスに基づいて、ＣＰＵ２０２によるレジスタ２３４、２３６へのアクセスを制御するアクセス制御部２３８とを備える。 - 特許庁

Additionally, the memory controller has an address decoder 31 for decoding an address output from the master 20 to output a decode result on the basis of the set access mode, and selectors 42-1, 42-2 for selecting access information including the decode result to be supplied to the embedded memory, in response to the set access mode.例文帳に追加

更に、設定されたアクセスモードに基づき、マスタ２０から出力されたアドレスをデコードしてデコード結果を出力するアドレスデコーダ３１と、設定されたアクセスモードに応答して、内蔵メモリに供給するためのデコード結果を含むアクセス情報を選択するセレクタ４２−１，４２−２とを有している。 - 特許庁

This access controller control unit access to a plurality of memory modules 106, 107, 108, 109 has: a decision means deciding an access situation to the plurality of memory modules; and an address setting change means changing address setting on a memory space corresponding to each memory module on the basis of a result of the decision.例文帳に追加

複数のメモリモジュール１０６，１０７，１０８，１０９に対するアクセスを制御するアクセス制御装置であって、複数のメモリモジュールへのアクセス状況を判定する判定手段と、判定の結果に基づいて各メモリモジュールに対応するメモリ空間上のアドレス設定を変更するアドレス設定変更手段とを有する。 - 特許庁

An access controller part 34 input with an operation switch request signal input from an address comparison part 33 switches an operation from a usual reading access to a normal read access, when a reading address output from a host system 1 in this time is consistent with a reading address output from a host system 1 in the last.例文帳に追加

ホストシステム１が今回出力する読み出しアドレスと、ホストシステム１が前回出力した読み出しアドレスが一致する場合には、オペレーション切替要求信号をアドレス比較部３３から入力したアクセスコントローラ部３４は、通常読み出しアクセスからランダム読み出しアクセスにオペレーションを切り替える。 - 特許庁

Afterwards, the access device 2 deciphers the general data read out of the storage part 11 through the controller 12 while using the cryptographic key, enciphers the data of a recording object while using the cryptographic key and writes the controller 12 in the storage part H.例文帳に追加

以後、アクセス装置２は、コントローラ１２を介して記憶部１１から読み出した一般データを暗号鍵を用いて復号化し、また、記録する対象のデータを暗号鍵を用いて暗号化して、コントローラ１２を記憶部１１に書き込む。 - 特許庁

To provide a memory controller capable of preventing the efficiency deterioration of a system memory bus when reading is performed and to provide a direct memory access controller capable of reducing time since acquiring a bus until data transfer is started.例文帳に追加

読み出しを行う時にシステムメモリバスの効率悪化を防ぐことができるメモリ制御装置及びバスを獲得してからデータ転送が開始されるまでの時間を短縮することができるダイレクトメモリアクセス制御装置を提供する。 - 特許庁

This memory controller is provided with a virtual bank memory 25 with a small capacity constituted of more banks than those of a memory 19, and a memory controller 18 is arranged between the memory 19 and the virtual bank memory 25 so that it is possible to perform access through the virtual bank memory 25 to the memory 19.例文帳に追加

メモリ１９より多バンク構成で、かつ、小容量の仮想バンクメモ２５を設け、メモリ１９と仮想バンクメモリ２５との間にメモリ制御装置１８を設け、仮想バンクメモリ２５を介してメモリ１９にアクセスするようにする。 - 特許庁

This system comprises a built-in controller (336) having a processor, an environment sensor 348 offering data relevant to an environment condition, a reset generator (320), and a power supply (304), and a LAN interface (328) carries out remote access to the built-in controller (336) to control it.例文帳に追加

プロセッサを有する内蔵コントローラ(336)と環境条件に関連するデータを提供する環境センサ(348)とリセット生成器(320)と電源(304)とを含み、LANインタフェイス(328)は前記内蔵コントローラ(336)にリモートアクセスして制御するよう構成する。 - 特許庁

The memory controller can interface with the outside according to a predetermined protocol and the memory controller performs error detection/correction for the stored information at predetermined intervals of time as well as reading the stored information to the outside at an external access request.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を所定時間毎に行う。 - 特許庁

To provide an information recording and reproducing device with use of the cache method which permits the most efficient use of cache memory, irrespective of an access pattern transmitted from a host computer, in addition, a recording and reproducing controller, and a data recording and reproducing controller.例文帳に追加

ホストコンピュータからのアクセスパターンに関わらずに、キャッシュメモリを最大限に有効利用できるキャッシュ方式を用いた情報記録再生装置および記録再生制御装置およびデータ記録再生制御方法を提供する。 - 特許庁

When this system is started, a CPU 12 reads boot program data through a BOOT controller 112 by setting an SEL signal necessarily to "1", and access to an SD card B18b is started, and a BUSY signal 116 is asserted during the access.例文帳に追加

システム起動時は、ＣＰＵ１２が必ずＳＥＬ信号を「１」として、ＢＯＯＴコントローラ１１２を介してブートプログラムデータを読み込むため、ＳＤカードＢ１８ｂに対してアクセスを開始し、アクセスしている間はＢＵＳＹ信号１１６がアサートされる。 - 特許庁

The handover controller 1 counts the number of repeating routers of each access router 31-34 becoming the destination candidate of the radio terminal 10 from a gate way 52 and determines COR based on the calculated number of repeating routers of each access router 32, 33 and 34.例文帳に追加

ハンドオーバ制御装置１は、ゲートウェイ装置５２から無線端末機１０の移動先の候補となるアクセスルータ３２〜３４毎の中継ルータ数を計数し、計数された各アクセスルータ３２，３３，３４毎の中継ルータ数に基づいて、ＣＯＲを決定する。 - 特許庁

In a disk drive 1 having a disk medium 10 and a flash memory 22, a disk controller 20 controls so that block erase processing during access to the flash memory 22 is performed at a timing different from the timing of a seek operation during access to the disk medium 10.例文帳に追加

ディスク媒体１０及びフラッシュメモリ２２を有するディスクドライブ１において、ディスクコントローラ２０は、フラッシュメモリ２２のアクセスに伴うブロックイレース処理のタイミングを、ディスク媒体１０のアクセスに伴うシーク動作のタイミングとは異なるように制御する。 - 特許庁

After the start of the power supply, the access to the magnetic disk is started (S6), an instruction C4 for terminating the power supply to the magnetic disk drive 4 is transmitted (S9) to the power switch controller 12d after the access is finished (S7), and the power supply is terminated (S10).例文帳に追加

電力供給開始後、磁気ディスクへのアクセスを開始し（Ｓ６）アクセス終了後（Ｓ７）電源スイッチコントローラ１２ｄに磁気ディスク装置４への電力供給終了命令Ｃ４を送信し（Ｓ９）電力供給は終了する（Ｓ１０）。 - 特許庁