「access controller」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

This direct access controller has a transfer source address computing unit 14 having transfer source address registers corresponding to a plurality of channels and generating a transfer source address every time data is transferred, and a transfer destination address computing unit 12 having transfer destination address registers corresponding to the plurality of channels and generating a transfer destination address every time data is transferred.例文帳に追加

複数のチャネルに対応して転送元アドレスレジスタを有しデータ転送のたびに転送元アドレスを生成する転送元アドレス演算ユニット１４と、複数のチャネルに対応して転送先アドレスレジスタを有しデータ転送のたびに転送先アドレスを生成する転送先アドレス演算ユニット１２とを有する。 - 特許庁

The solid state storage device 100 is constituted by comprising a memory device 114 including any one of an atomic resolution storage device (ARS) and a magnetic random access memory (MRAM), a controller 400, and an integrated connector 104 to be used for directly connecting the storage device 100 with the other device.例文帳に追加

原子分解能記憶装置（ＡＲＳ）と磁気ランダム・アクセス・メモリ装置（ＭＲＡＭ）とのいずれか１つを含むメモリ装置１１４と、コントローラ４００と、記憶装置１００を別の装置に直接に接続するために使用される一体型コネクタ１０４とを含んでなる固体記憶装置１００を提供する。 - 特許庁

A transaction routing controller receives a transaction from an FSB interface on a processor side and an I/O interface on an I/O device side, determines a target device for the transaction by referring to a routing table, when the transaction is a memory access transaction, and transmits the transaction to the interface for the target device.例文帳に追加

トランザクションルーティングコントローラは、プロセッサ側のＦＳＢインターフェース及びＩ／Ｏデバイス側のＩ／Ｏインターフェースからのトランザクションを受け付け、当該トランザクションがメモリアクセスのトランザクションであればルーティングテーブルを参照して当該トランザクションのターゲットデバイスを決定し、そのターゲットデバイスに向けたインターフェースへトランザクションを送出する。 - 特許庁

Corresponding to the number of job terminals 60 to be connected for requesting job processing as processing to access a card service DB 50, the connections of these job terminals 60 are regulated by a card service controller 1 and corresponding to the number of job processing with high loads to be exerted upon the present device, such job processing is regulated.例文帳に追加

カードサービス制御装置１は、カードサービスＤＢ５０にアクセスする処理である業務処理を要求する業務端末６０の接続数に応じて、その業務端末６０の接続を規制するとともに、自装置に及ぼす負荷の大きい業務処理の数に応じて、その業務処理を規制する。 - 特許庁

A controller 5 of the storage device 1 has a multiple duplication production program 20 allowing processing for producing the duplication while guaranteeing the data consistency when access of update or reference occurs, as for a group including a plurality of pairs each comprising a copy source volume M and a copy destination volume R on the basis of receipt of the instruction.例文帳に追加

ストレージ装置１の制御装置５は、命令の受領に基づき、コピー元ボリュームＭとコピー先ボリュームＲとの複数のペアを含むグループについて更新や参照のアクセスが発生した場合におけるデータ整合性も保障しながら複製を作成する処理を行わせる複数複製作成プログラム２０を有する。 - 特許庁

A memory access controller 106 selects any one of the information latch address A104, the information latch enable E104 and the data latch data D105 and a computing element address A101, a computing element enable E101 and computing element data D101 outputted from a computing element 101 nd outputs a memory address A106, a memory enable E106 and memory data D106.例文帳に追加

メモリアクセスコントローラ１０６は、情報ラッチアドレスＡ１０４、情報ラッチイネーブルＥ１０４、データラッチデータＤ１０５と、演算器１０１出力の演算器アドレスＡ１０１、演算器イネーブルＥ１０１、演算器データＤ１０１のいずれかを選択して、メモリアドレスＡ１０６、メモリイネーブルＥ１０６、メモリデータＤ１０６に出力する。 - 特許庁

At a time of non-access from a CPU to a hard disk (HDD), an I/O controller preliminarily reads data from the HDD to allow the 16-bit latch 21 for the HDD to latch the data and, when the CPU accesses the hard disk actually, the data latched by the 16-bit latch for the HDD is read.例文帳に追加

ＣＰＵからハードディスク（ＨＤＤ）への非アクセス時において、Ｉ／Ｏコントローラ７は、予め、ＨＤＤからデータを読み出し、これを、ＨＤＤ用１６ビットラッチ２１にラッチさせておき、ＣＰＵが実際にハードディスクへアクセスする時には、このＨＤＤ用１６ビットラッチにてラッチされているデータを読み出すようにする。 - 特許庁

The system is characterized by a constitution in which, through each interface means of a plurality of interface means connecting a plurality of hard disks 110a and 110b, a hard disk controller 109 detects the connection state of each hard disk 110a and 110b and changes access sequence for each hard disk 110a and 110b based on the detected result.例文帳に追加

複数のハードディスク１１０ａ，１１０ｂを接続する複数のインタフェース手段の各インタフェース手段を介して各ハードディスク１１０ａ，１１０ｂの接続状態をハードディスクコントローラ１０９が検出し、該検出結果に基づいて各ハードディスク１１０ａ，１１０ｂに対するアクセス順序を変更する構成を特徴とする。 - 特許庁

At that time, to perform comparison to check whether deviation occurs and to more accurately calculate the two pieces of above time information of a fixed period, DMAC (direct memory access controller) transfer completion interruption to be used for PCM data transfer is used as a latching trigger of an internal reference clock counting part for reproducing a clock synchronized with a broadcasting station.例文帳に追加

その際、ズレが生じているかの比較の為、一定期間の上記２つの時間情報をより正確に求める為に、ＰＣＭデータ転送に用いるＤＭＡＣ転送完了割り込みを放送局に同期したクロックを再現する内部基準クロックカウント部のラッチ用トリガとして使用する。 - 特許庁

This direct memory access controller has one request signal input terminal for receiving a request signal while at least one of the plurality of requesting devices outputs the request signal, one acknowledge signal output terminal for outputting an acknowledge signal to the plurality of requesting devices, and a control circuit.例文帳に追加

ダイレクトメモリアクセスコントローラは、複数のリクエスト装置のうちの少なくとも１個がリクエスト信号を出力している間はリクエスト信号を入力する１個のリクエスト信号入力端子と、複数のリクエスト装置へアクノリッジ信号を出力するための１個のアクノリッジ信号出力端子と、制御回路とを有する。 - 特許庁

Further, the power supply module can supply the stored electric power to the access controller, volatile storage module and nonvolatile storage module to maintain data stored in the volatile storage module or to transfer the data to the nonvolatile storage module, thereby avoiding data loss caused by power interception.例文帳に追加

更に、揮発性記憶モジュールに記憶されたデータを維持、又はそのデータを不揮発性記憶モジュールに転送し、それによって電力の遮断により引き起こされるデータ喪失を回避するために、電源モジュールは蓄積された電力をアクセスコントローラ、揮発性記憶モジュール、及び不揮発性記憶モジュールに供給できる。 - 特許庁

To provide an access controller having the function without accessing a wrong address when plural tasks in a CPU multitask processing and a task interrupted by an interrupting processing, etc., are restarted, suppessive in a CPU processing load especially and unnecessitating the description of plural firmware.例文帳に追加

ＣＰＵマルチタスク処理における複数のタスクや割り込み処理等によって中断されたタスクが再開されたときに、誤ったアドレスにアクセスしない機能をもったアクセス制御装置を提供し、特に、ＣＰＵ処理負荷を抑え、複雑なファームウェアの記述を必要としないアクセス制御装置を提供することを目的とするものである。 - 特許庁

The waveform measuring device holding measured data in a memory based on the command of a memory controller is provided with a memory means having storing parts split in a plurality, and a memory access means for writing the measured data on a plurality of storing parts of the memory means at time-sharing and as well as reading.例文帳に追加

測定データをメモリコントローラの命令に基づいてメモリに保持する波形測定装置において、 複数に分けられた記憶部を有するメモリ手段と、 前記メモリコントローラの命令に従って、前記メモリ手段の複数記憶部に時分割に前記測定データを書き込むと共に読み出すメモリアクセス手段と、を備える。 - 特許庁

Thus, the physically handicapped person handicapped in the language and the acoustic sense looks at the display plate 6 of a contact place, makes access to the address of the Web site via cellularphone from the inside of the car 1, and can inform a controller of the monitoring center of the code for recognizing the elevator displayed on the display plate 7.例文帳に追加

これによって、言語・聴覚が不自由な身体障害者が連絡先の表示プレート６を見て、乗りかご１内から携帯電話などを介してＷｅｂサイトのアドレスにアクセスし、監視センターの管理者に対して、表示プレート７に表示された当該エレベータを認識するコードなどを連絡できる。 - 特許庁

A controller 5 of the storage device 1 has a multiple duplication production program 20 allowing processing for producing the duplication while ensuring the data consistency when access of update or reference occurs, as for a group including a plurality of pairs each comprising a copy source volume M and a copy destination volume R based on receipt of the instruction.例文帳に追加

ストレージ装置１の制御装置５は、命令の受領に基づき、コピー元ボリュームＭとコピー先ボリュームＲとの複数のペアを含むグループについて更新や参照のアクセスが発生した場合におけるデータ整合性も保障しながら複製を作成する処理を行わせる複数複製作成プログラム２０を有する。 - 特許庁

The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.例文帳に追加

このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁

In the radio communication apparatus using a transmission period and a retransmission period following the transmission period, a retransmission controller (56) is equipped at a master device, a media access controlling(MAC) processor (116) is equipped at a slave device, a desired communication is dynamically assigned to each retransmission time slot of the retransmission periods (105, 106, 107).例文帳に追加

送信期間とこれに続く再送信期間を用いる無線通信装置において、マスタ装置に再送信コントローラ（５６）を設け、スレーブ装置に媒体アクセス制御（ＭＡＣ）プロセッサ（１１６）を設けて、希望する通信を再送信期間の各再送信タイム・スロットに動的に割り当てる（１０５、１０６、１０７）。 - 特許庁

A memory controller 1A comprises a storage part 10 for receiving and storing information indicating necessity for reading predetermined bit lengths of data belonging to a row relating to read access, and a column address generation part 20 for generating column addresses of the data to be read out by referring to the information stored in the storage part 10.例文帳に追加

メモリコントローラ（１Ａ）は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれについての読み出し要否を示す情報を受け、当該情報を格納する格納部（１０）と、格納部（１０）に格納された情報を参照し、読み出し要のデータの列アドレスを生成する列アドレス生成部（２０）とを備えている。 - 特許庁

In this storage device management program, a dedicated driver 221 controls a USB device controller 210 to provide an access function to a USB memory 100, and a storage service providing program 230 provides a function necessary for seamlessly expanding a storage capacity of the USB memory 100 by means of a network disk 40 in cooperation with the dedicated driver 221.例文帳に追加

専用ドライバ２２１がＵＳＢデバイスコントローラ２１０を制御してＵＳＢメモリ１００へのアクセス機能を提供し、ストレージサービス提供プログラム２３０が専用ドライバ２２１と連携してＵＳＢメモリ１００の記憶容量をネットディスク４０を用いてシームレスに拡張するために必要な機能を提供する。 - 特許庁

A DMAC (direct memory access controller) 23 transfers input data from a memory 3 based on a physical address of the memory 3 set as a physical address of input data in an external device 4, and transfers output data to the memory 3 based on a physical address of the memory 3 set as a physical address of output data.例文帳に追加

DMA C２３は、外部デバイス４において、入力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３からの入力データのデータ転送を行い、かつ出力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３への出力データのデータ転送を行う。 - 特許庁

In the power failure processing to be performed by the generation of forced interruption, the CPU of the controller with the backup function stores and holds the data of a register and a stack pointer and the data of an interruption permission or inhibition state before the power failure processing, then inhibits access to the storage means and stands by until the reset information is activated.例文帳に追加

バックアップ機能付き制御装置のＣＰＵは、強制割込の発生により行われる停電処理において、レジスタおよびスタックポインタのデータ、停電処理前の割込許可または禁止状態のデータを記憶保持した後、記憶手段へのアクセスを禁止してリセット情報がアクティブになるまで待機する。 - 特許庁

The bus controller has a finite state machine 11 for controlling the output of data direction signals (RDir and WDir) for instructing the data direction of external bus access, address output and data output on the basis of the transition of a state code (STN) of plural bits in response to the request of the CPU.例文帳に追加

バスコントローラは、中央処理装置の要求に応答して、外部バスアクセスのデータ方向を指示するデータ・ディレクション信号（ＲＤｉｒ，ＷＤｉｒ）の出力、アドレス出力、及びデータ入出力を、複数ビットのステートコード（ＳＴＮ）の遷移に基いて制御する有限状態マシン（１１）を有する。 - 特許庁

When the address of a pixel under consideration is designated, the memory controller 7 automatically generates an address corresponding to the filter processing based on the registered pattern to the image memory 3, and burst transfers picture data to be used for the filter processing read form the image memory 3 according to its access based on the registered pattern to a system bus 5.例文帳に追加

注目画素のアドレスが指定されると、メモリコントローラ７は、画像メモリ３に対して、登録パターンに基づいて、フィルタ処理に応じたアドレスを自動的に発生し、一方で、システムバス５に対して、登録パターンに基づくアクセスにより画像メモリ３から読み出したフィルタ処理に使用する画像データをバースト転送する。 - 特許庁

In the case a memory module is not mounted into the slot 15 being farther from a memory controller 121 but mounted only into the slot 13, there is a possibility that memory access can not be executed through a memory bus 4 in a normal way due to the influence involved in the reflection of a signal on the bus 4.例文帳に追加

メモリコントローラ１２１から見て遠方の拡張メモリスロット１５にメモリモジュールが実装されておらず、拡張メモリスロット１５にのみメモリモジュールが実装されている場合には、メモリバス４上の信号の反射による影響により、メモリバス４を介したメモリアクセスが正常に実行できなくなる危険がある。 - 特許庁

To provide a communication system and a communication method which increase a channel utilization ratio even when a error has occurred in one or more channel by making a DMA(direct memory access) controller process packet data received in a channel without an error in a communication system that sends and receives packet data via a communication channel.例文帳に追加

通信チャンネルを介してパケットデータを送受信する通信システムにおいて、一つ又はそれ以上の通信チャンネルにエラーが生じてもＤＭＡ制御器はエラーの生じていない他のチャンネルに受信されるパケットデータを処理して、チャンネル活用率を高める通信システム及び通信方法を提供する。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

When sudden ATAPI and CPU access become much and recording processing is not in time in a memory controller (170), an ECC data transfer finish time of N-1(N:integer of 2 or more)th for a modulating part is made a first error check point and finish existence of the Nth RCC processing is detected.例文帳に追加

メモリコントローラ（１７０）において、突発的なＡＴＡＰＩやＣＰＵアクセスが多くなり、記録処理に間に合わない場合、変調部へのＮ−１（Ｎは２以上正の整数）番目のＥＣＣデータ転送終了時を第１エラーチェックポイントとしてＮ番目のＥＣＣ処理の終了有無が検出される。 - 特許庁

A controller part 101 divides bitmap data into odd line data and even line data, switches line data obtained by the division to the memory bank of a corresponding SDRAM 107 according to the odd/even of each line and collectively fetches the bitmap data of odd and even lines by one time DMA access while synchronizing with the memory bank switching.例文帳に追加

コントローラ部１０１は、ビットマップデータを奇数ラインデータおよび偶数ラインデータに分割し、分割により得られたラインデータを各ラインの奇数偶数に従って対応する、ＳＤＲＡＭ１０７のメモリバンクに切り換え、メモリバンク切り換えに同期させて１回のＤＭＡアクセスで奇数、偶数ラインのビットマップデータを一括して取り込む。 - 特許庁

A band controller 4 of the Internet access network 8 controls to increase an allocated band with respect to each BoD if average traffic monitored by a band surveillance monitor 33 surpasses a regulated value Th1 for a fixed period, and controls to reduce the allocated band if the average traffic falls below a regulated value Th2 for a fixed period.例文帳に追加

インターネットアクセスネットワーク８の帯域制御装置４は、各ＢｏＤについて、帯域監視モニタ３３でモニタされた平均トラフィックが規定値Ｔｈ１を一定時間超えた場合は、割当帯域を増加させ、平均トラフィックが規定値Ｔｈ２を一定時間下回った場合は、割当帯域を減少させる制御を行う。 - 特許庁

This memory controller making access to the flash memory including a plurality of blocks on the basis of a logic block address is provided with a detection means detecting an illicit mapping block with an allocated logic block address ineffective for the respective blocks and a deletion means deleting the illicit mapping block detected by the detection means.例文帳に追加

論理ブロックアドレスに基づいて複数のブロックを含むフラッシュメモリにアクセスするメモリコントローラであって、それぞれのブロックにとって有効でない論理ブロックアドレスが割り当てられた不正マッピングブロックを検出する検出手段と、検出手段により検出された不正マッピングブロックをブロック消去する消去手段とを備えている。 - 特許庁

When communication data are transferred between a computer connected to a network 10 and a computer connected to a network 11, a network access controller 16 monitors the communication state of the communication data accessed mutually between the computers to decide whether or not the communication of the communication data is based upon communication sequences prescribed for the computers and cuts off the access of the communication data between the computers when not.例文帳に追加

ネットワーク１０に接続された計算機とネットワーク１１に接続された計算機との間で通信データの授受が行なわれているときに、ネットワークアクセス制御装置１６により、各計算機間で互いにアクセスされる通信データの通信状態を監視し、この通信データの通信状態が、各計算機に規定された通信シーケンスにしたがった通信状態にあるか否かを判定し、この判定結果が否定のとき、各計算機間における通信データのアクセスを遮断する。 - 特許庁

The remote controller transmitter 20 has a control function for each key of the numeral key to control a television receiver at the first active position of the switching part, and has a function for each key of the numeral key to input the characters/numerals to access to a desired site on a network, and thus, facilitating inputting URL or the like.例文帳に追加

リモートコントローラ送信装置２０は、切替部の第１の動作位置では数字キーの各キーがテレビジョン受信装置を制御する制御機能を有し、切替部の第２の動作位置では、数字キーの各キーがネットワーク上の所望のサイトにアクセスするための文字／数字を入力する機能を有するため、ＵＲＬの入力を簡単に行うことができる。 - 特許庁

A memory controller 105 that applies write control to a nonvolatile memory 211 is integrated on a data bus 108 of a microcomputer integrated circuit 101 that conducts information compression processing and accesses directly the nonvolatile memory 211 not via a conventional port from the data bus 108 to attain quick memory access.例文帳に追加

情報圧縮処理を行なうマイクロコンピューター集積回路１０１に不揮発性メモリー２１１の書き込み制御を行なうメモリーコントローラ１０５をマイクロコンピューター集積回路１０１のデータバス１０８上に集積し、データバス１０８から汎用ポートを介することなく直接不揮発性メモリー２１１にアクセスする構成とすることでメモリーアクセスの高速化を可能とする。 - 特許庁

A memory access controller 33 recognizes the header readout quantity of packets on the basis of the packet type discriminating result to generate first readout data including the header readout quantity and a readout pointer for showing the packets storing area of a packet memory 11, thereby adaptively reading header data of packets out of the first opening 11 according to the first readout data.例文帳に追加

メモリアクセス制御部３３は、パケットタイプの識別結果にもとづいて、パケットのヘッダ読み出し量を認識し、ヘッダ読み出し量と、パケットの共有メモリ１１の格納場所を示す読み出しポインタと、を含む第１の読み出しデータを生成して、第１の読み出しデータにより共有メモリ１１からパケットのヘッダ・データを適応的に読み出す。 - 特許庁

A controller 19 registers, into a local music management table in a memory 20, tag information of the music of audio files and audio tracks which an on-board audio system 1 can access from local locations such as an HDD 13, connected portable storage device 2, connected portable audio player 3, and removable media of mounted CD and DVD.例文帳に追加

制御部１９は、車載オーディオ装置１がＨＤＤ１３や、接続されたポータブル記憶装置２や、接続されたポータブルオーディオプレイヤ３や、装着されたＣＤやＤＶＤなどのリムーバブルメディアなどの、ローカルなロケーションからアクセス可能なオーディオファイルやオーディオトラックの楽曲のタグ情報を、メモリ２０のローカル楽曲管理テーブルに登録する。 - 特許庁

The memory controller 10 connected to the plurality of memories 20, 30 including the memory 20 requiring refresh operation in a prescribed cycle includes an operation cycle setting part for setting the refresh operation cycle of one memory 20 requiring the refresh operation to different cycles before accessing to the memory 30 different from the memory 20 and after the access.例文帳に追加

所定の周期でリフレッシュ動作が必要なメモリ２０を含む複数のメモリ２０、３０に接続されるメモリコントローラ１０において、リフレッシュ動作が必要な一のメモリ２０とは異なる他のメモリ３０へのアクセス前と該アクセス後とでは、一のメモリ２０のリフレッシュ動作周期を異なる周期に設定する動作周期設定部を備える。 - 特許庁

When writing data in the memory module while setting a page size lager than the prescribed page size as an access unit, the controller respectively provides an independent memory control signal which is not included in a common signal including the data and an address to each of the flash memory chips and performs control to write the data at the same address of each of the flash memory chips.例文帳に追加

前記コントローラは、前記メモリモジュールに対して前記所定のページサイズを超えるページサイズをアクセス単位としてデータを書き込む場合に、前記データ及びアドレスを含む共通信号に含まれない独立のメモリ制御信号を前記各フラッシュメモリチップのそれぞれに供給し、前記各フラッシュメモリチップの同一アドレスにデータを書き込むように制御する。 - 特許庁

Also, the controller module further forbids any access to the network via a wireless module until the back-off timer expires, and, before the back-off timer expires, stores an amount of a remaining time for the back-off timer to expire in response to a power-off of a mobile communication system or in response to detaching from the service network via the wireless module.例文帳に追加

また、コントローラーモジュールは、更に、バックオフタイマーが期限切れになるまで、無線モジュールにより、ネットワークへのいかなるアクセスも禁止し、移動通信システムは、バックオフタイマーが期限切れになる前に電源オフになるかまたは無線モジュールにより、サービスネットワークから分離する時、コントローラーモジュールは、バックオフタイマーが期限切れになる前の残り時間を保存する。 - 特許庁

When the start of the moving picture shot is instructed, a clock switching controller 101 greatly raises the clock frequency at this time and an MPEG transformer 7 raises the access speed to an SDRAM 8 for storing YUV data such as reference data, search data, etc. for the encoding process of moving picture data, thereby enabling the moving picture compression in real time.例文帳に追加

また、動画撮影の開始が指示されたら、その時点で、クロック切り替え制御部１０１によってクロック周波数を大幅に上げ、ＭＰＥＧ変換部７が動画データのエンコード処理に際してリファレンスデータやサーチデータなどのＹＵＶデータを記憶するＳＤＲＡＭ８のアクセス速度を上げることにより、リアルタイムでの動画圧縮を可能とする。 - 特許庁

In the nonvolatile memory system, the memory controller 22 includes an address conversion table which is updated according to writing of data showing a correspondence between a logic address supplied from a host and a physical address of the nonvolatile memory to perform access control according to the logic address, and the system configuration and functions can be set in relation with the host.例文帳に追加

不揮発性メモリシステムは、メモリコントローラ２２内に、ホストから供給される論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すデータ書き込みに伴って更新されるアドレス変換テーブルを持って論理アドレスに従ってアクセス制御されるものであり、かつ、ホストとの関係でシステム構成及び機能が設定可能に構成されている。 - 特許庁

The subscriber station unit for the multiple access spread spectrum communication system includes a receiving means, a subscriber station unit controller, and a modem-processing means provided with a global pilot code acquiring means, a plurality of message code generators, a global pilot code tracking means, a phase-adjusting means and a plurality of message- acquiring means.例文帳に追加

この発明のスペクトラム拡散通信システム用加入者局ユニットは、受信手段と、加入者局ユニットコントローラと、モデム処理手段であって、グローバルパイロット符号捕捉手段、複数のメッセージ符号発生器、グローバルパイロット符号トラッキング手段、位相調節手段および複数のメッセージ信号捕捉手段を備えたモデム処理手段とを含む。 - 特許庁

The memory controller controls access to a flash memory 3 by a host computer 5 and is provided with an invisible region setting part 13 defining a scope usable as a user region 21 among recording regions included in the flash memory 3 and a control part 10 for feeding the maximum value m of logical address constituting the user region 21 to the host computer 5.例文帳に追加

ホストコンピュータ５によるフラッシュメモリ３へのアクセスを制御するメモリコントローラであって、フラッシュメモリ３に含まれる記録領域のうちユーザ領域２１として利用可能な範囲を定義する不可視領域設定部１３と、ユーザ領域２１を構成する論理アドレスの最大値ｍをホストコンピュータ５に送出する制御部１０とを備える。 - 特許庁

An exemplary method comprises signaling a medium access controller (MAC) that link resources are needed for transmitting data, receiving an indication that link resources for transmitting the data are available from the MAC, and generating an error control message after receiving the indication, based on a current error control status.例文帳に追加

一例としての方法は、データを送信するためにリンクリソースが必要であることをメディアアクセスコントローラ（ＭＡＣ）へシグナリングすることと、当該データを送信するためのリンクリソースが利用可能であることを示す標識をＭＡＣから受信することと、当該標識の受信後に、現在のエラー制御ステータスに基づいてエラー制御メッセージを生成することと、を含む。 - 特許庁

The image forming apparatus 1 has: a HDD 102 with SATA (Serial ATA) interface; SAS (Serial Attached SCSI)/SATA multiplexer 101 with a plurality of host connecting ports which connect a plurality of SATA host controllers in an active condition to the HDD 102 so as to be able to access it; and an SATA host controller 103 inside the image forming apparatus 1 connected to the host connecting ports.例文帳に追加

画像形成装置１は、ＳＡＴＡインタフェースを持つＨＤＤ102と、アクティブ状態の複数のＳＡＴＡホストコントローラをＨＤＤ102にアクセス可能に接続する複数のホスト接続用ポートを有するＳＡＳ／ＳＡＴＡマルチプレクサ101と、前記ホスト接続用ポートに接続された画像形成装置1の内部のＳＡＴＡホストコントローラ103とを有する。 - 特許庁

Instructions to be processed by the coprocessor 21 are stored in an instruction register 22 capable of storing a plurality of instructions from the CPU 12, when an enable signal EN is supplied from the CPU 12 to the coprocessor 21, the instructions stored in the instruction register 22 are successively fetched, processed in the coprocessor 21 and access privileges to a RAM 14 are managed by a bus controller 21a.例文帳に追加

ＣＰＵ１２からコプロセッサ２１で処理すべき命令を、複数の命令を記憶可能な命令レジスタ２２に蓄積し、コプロセッサ２１にＣＰＵ１２からイネーブル信号ＥＮが供給されたとき、命令レジスタ２２に蓄積されている命令を順次コプロセッサ２１に取り込み処理するとともに、ＲＡＭ１４へのアクセス権をバスコントローラ２１ａが管理する。 - 特許庁