「access controller」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide a server location controller capable of improving the efficiency of a network by optimizing the number or location of severs as much as possible corresponding to the access demand to servers.例文帳に追加

サーバに対するアクセス需要に応じてサーバの数や配置を可能な限り最適化でき、ネットワークの効率を上げられるサーバ配置制御装置を提供する。 - 特許庁

To provide a programmable logic controller(PLC) system consisting of a programmable logic controller and a personal computer that simplifies how to cope with data so as to facilitate an access to the data from both and stabilizes data by preventing interference due to an access from other to the data while the data are used by one.例文帳に追加

プログラマブル・ロジック・コントローラ（ＰＬＣ）及びパーソナルコンピュータから構成されるＰＬＣシステムにおけるデータの対応を簡潔化して双方からのアクセスを容易にし、かつ、一方において使用中であるデータに対する他方からのアクセスによる干渉を防止してデータの安定化を図ることが可能な構成のＰＬＣシステムを提供する。 - 特許庁

To provide a memory controller which has no delay of an access time, even if input/output data vary in amount as a memory controller which has the same number of input lines and output lines and performs access control, when a memory which has a burst mode is used while the number of effective lines is varied corresponding to the amount of input/output data.例文帳に追加

同一複数の入力ライン及び出力ラインを有し、バーストモードを有するメモリを、有効ラインの数を入出力データ量に応じて変更して用いる際のアクセス制御を行うメモリ制御装置において、入出力データ量の変動が生じてもアクセス時間の遅延を生じないメモリ制御装置を提供すること。 - 特許庁

According to an embodiment of the invention, the memory system include switch controller logic for controlling operation of both the first switching logic and the second switching logic to prevent simultaneous or overlapping access to the same memory bank by the plurality of link controllers and prevent simultaneous or overlapping access to the plurality of banks by the same link controller.例文帳に追加

本発明の一部の実施形態によれば、複数のリンク制御部による同じメモリバンクへの同時の、または重複するアクセスを防ぎ、同じリンク制御部による複数のバンクへの同時の、または重複するアクセスを防ぐために、第1のスイッチングロジックおよび第2のスイッチングロジックの両方の動作を制御するためのスイッチ制御部ロジックがある。 - 特許庁

The RAID has hard disk drives 3 which are connected in parallel and a RAID controller 2 which is connected to a computer 4 and controls the operations of the hard disk drives 3, and the RAID controller 2 is provided with an access size control part 5 which varies the size of access to the hard disk drives for the system processing.例文帳に追加

並列に接続される複数のハードディスク装置３と、コンピュータ４に接続され各ハードディスク装置３の動作を制御するＲＡＩＤ制御装置２とを有するＲＡＩＤ１であって、ＲＡＩＤ制御装置２に、システム処理の各ハードディスク装置へのアクセスサイズを変更するアクセスサイズ制御部５を設けたことを特徴としている。 - 特許庁

The data processor comprises a central processing unit (7), a graphics controller (8), a display controller (3), an image recognition module (2), a memory controller (15) capable of controlling access to an external memory (17), and image data input parts (4, 5) allowing for image data input from outside and necessary format conversion, and is formed in one chip.例文帳に追加

中央処理装置（７）、描画制御部（８）、表示制御部（３）、画像認識モジュール（２）、外部メモリ(１７)に対するアクセス制御が可能なメモリコントローラ(１５)、及び外部から画像データ入力と必要なフォーマット変換を行うことが可能な画像データ入力部(４，５)を有し、1チップに形成される。 - 特許庁

Next, a main control part reads in the address converted from the address indicating the controller 93 to the address of the I/O memory 20 by the address conversion part 5 and controls the access to the address of the read-in I/O memory 20, thereby implementing the emulation of a controller which accesses the I/O memory 20 instead of the controller 93.例文帳に追加

次に、メイン制御部は、アドレス変換部５により制御装置９３を示すアドレスからＩ／Ｏメモリ２０のアドレスへ変換されたアドレスを読み込み、読み込んだＩ／Ｏメモリ２０のアドレスへのアクセスを制御するすることにより、制御装置９３の代わりに、Ｉ／Ｏメモリ２０へアクセスする制御装置のエミュレーションを実現する。 - 特許庁

A controller LSI 121 receives a command block including a command issued by a host device 110 to access the memory card 130 and time-out processing time information corresponding to the command by a command block receiving means 122 of the controller LSI 121.例文帳に追加

コントローラＬＳＩ１２１は、ホスト装置１１０がメモリーカード１３０のアクセスのために発行するコマンドと当該コマンドに対応するタイムアウト処理時間情報とを含むコマンドブロックをコントローラＬＳＩ１２１のコマンドブロック受信手段１２２で受信する。 - 特許庁

This data transfer control system 10 includes a buffer controller 38 controlling access to a data buffer 40 and a transfer controller 12 controlling data transfer between a PC connected to a BUS1 and the logical units LUN1 and LUN2 connected to a BUS2.例文帳に追加

データ転送制御システム１０は、データバッファ４０へのアクセスを制御するバッファコントローラ３８と、ＢＵＳ１に接続されるＰＣとＢＵＳ２に接続されるロジカルユニットＬＵＮ１、ＬＵＮ２との間でのデータ転送を制御する転送コントローラ１２を含む。 - 特許庁

When a PCI device connected to a memory that is a data exchange object is a device slower than the HDD controller in slave access, the HDD controller 1 performs control in the slave mode, with this CPI device A(3) being the bus master.例文帳に追加

データのやり取りの対象となるメモリに接続されたＰＣＩデバイスがスレーブアクセスについてＨＤＤコントローラよりも遅いデバイスであった場合には、ＨＤＤコントローラ１はスレーブモードで制御し、そのＰＣＩデバイスＡ（３）がバスマスタとなる。 - 特許庁

To obtain a hierarchical bus controller, in which the efficiency for use of a bus can be improved by avoiding exclusive use of the bus by carrying out an action-called posted read access for a subsequent bus by a bus controller, when a target device does not exist in the bus.例文帳に追加

当該バスにターゲットデバイスがない場合には、バス制御装置は後段のバスに対してポスティッドリードアクセスという動作を行うことによってバスの占有を避け、バスの使用効率を高めることのできる、階層型バス制御装置を得る。 - 特許庁

A synchronization controller 27 detects the termination of all the access commands issued preceding to a synchronization command fetched by the interleave unit 23 by the processor 1 to issue the synchronization command based on a detection result of the termination controller 26 and notifies the termination to the processor 1.例文帳に追加

同期コントローラ２７は、終了コントローラ２６の検出結果に基づいて、インターリーブユニット２３が取り込んだ同期コマンドを発行したプロセッサ１が該同期コマンドに先行して発行した全メモリアクセスコマンドの終了を検出し、プロセッサ１に通知する。 - 特許庁

This semiconductor memory is provided with a memory part for storing data and a memory controller for controlling access to the memory part, and the memory controller is provided with a function for outputting a dummy ID to the outside when an ID read request is input from the outside during a power-on reset period.例文帳に追加

データを記憶するメモリ部と、メモリ部に対するアクセスを制御するメモリコントローラとを有し、メモリコントローラは、パワーオンリセット期間中に外部からＩＤ読み出し要求が入力されたら、ダミーＩＤを外部に出力する機能を有する。 - 特許庁

Information processing controllers 11, 12, 13 and 14 in the information processing devices 1, 2, 3 and 4 are each composed by connecting, via a bus 29, a main processor 21, a sub-processor 23, a DMAC (direct memory access controller) 25 and a DC (disc controller) 27.例文帳に追加

情報処理装置１，２，３および４内の情報処理コントローラ１１，１２，１３および１４は、それぞれメインプロセッサ２１、サブプロセッサ２３、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）２５およびＤＣ（ディスクコントローラ）２７を、バス２９を介して接続したものとする。 - 特許庁

The main controller 20 manages update positions of a primary VOL 600 by host access to the primary VOL 600 after the sub-main switching command is received by the sub controller 50, by a differential bit map table 310.例文帳に追加

正記憶制御装置（２０）は、副記憶制御装置（５０）が正副切り替えコマンドを受信した時点以降における、プライマリＶＯＬ（６００）へのホストアクセスによるプライマリＶＯＬ（６００）の更新位置を差分ビットマップテーブル（３１０）により管理する。 - 特許庁

An access information acquisition part 34 of a linkage controller 30 acquires from a controller 15 of an access information management device 10, access information including door ID of a door including the information on the side of entry or exit direction, medium ID of an information medium used at the time of entry or exit, user ID associated with the medium ID and door passing time when a user has passed the door.例文帳に追加

連携制御装置３０の入退室情報取得部３４は、入退室情報管理装置１０のコントローラ１５から、入室方向側又は退出方向側の情報を含む扉の扉ＩＤと、入室又は退室の際に利用された情報媒体の媒体ＩＤと、当該媒体ＩＤに関連付けられた利用者ＩＤと、利用者が扉を通過した扉通過時刻とを含む入退室情報を取得する。 - 特許庁

When a memory access request from a system bus 107 is sent and the address of an access object becomes clear, a node controller sends an ACTV command to a target node irrelevantly to the results of local snooping and global snooping and the target node inputs only a RAS address for its address.例文帳に追加

ノードコントローラ100において、システムバス107からのメモリアクセスリクエストが出、アクセス対象のアドレスが判明すれば、ローカルスヌープ、およびグローバルスヌープの結果の如何に拘らず、ACTVコマンドをターゲットノードに送付し、ターゲットノードにおいて、当該アドレスに対してRASアドレスのみの入力を行う。 - 特許庁

The memory controller is configured to generate a plurality of control signals to access to the memory, and to adjust timing among the plurality of control signals to change the memory access speed as a function of a parameter which relates to an operation of the memory system.例文帳に追加

メモリ・コントローラは、メモリをアクセスするために複数の制御信号を発生させるため、そして、メモリ・システムの動作に関係するパラメータの関数としてメモリ・アクセス速度を変更するために複数の制御信号間のタイミングを調節するために構成される。 - 特許庁

During a memory access to a respective memory device, each of the multiple controller chips controls a different corresponding portion of the data bus to retrieve data from or store data to the memory device depending on whether the access is a read or write.例文帳に追加

各々の記憶装置へのメモリ・アクセス中に、複数のコントローラ・チップの各々は、データ・バスの異なる対応する部分を制御し、その結果、アクセスが読取りまたは書込みであるか否かに依存して、記憶装置からデータを読み取るか、または、記憶装置にデータを格納する。 - 特許庁

For a local SDRAM 100 where a memory area is divided into a plurality of banks, if there are consecutive access requirements to the same bank, an SDRAM controller 50 holds off the process thereof and preferentially processes the access requirements of the other process of the highest priority.例文帳に追加

ＳＤＲＡＭコントローラ５０は、メモリ領域が複数のバンクに区分されたローカルＳＤＲＡＭ１００に対して、同一バンクに連続したアクセス要求があった場合には、その処理を後回しにして、優先順位の最も高い他の処理のアクセス要求を先に処理する。 - 特許庁

To provide a memory access controller in which a system matching memory capacity that a user requires can be configured by constituting the total memory capacity of the system more flexibly and to increase the availability of the system by minimizing a decrease in memory access speed.例文帳に追加

システムの全メモリ容量をより柔軟に構成し、ユーザの必要とするメモリ容量に合わせたシステムを構築するとともに、メモリアクセス速度の低下を最小限に抑えてシステムの可用性を高めることが可能なメモリアクセス制御装置を提供する。 - 特許庁

The direct memory access controller is responsive to a data transfer request received from one of the plurality of channels or from the processor to access one set of the corresponding control data stored in the memory, the direct memory access performing at least a portion of the data transfer requested in dependence upon the accessed control data.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの１つ又は前記プロセッサから受信するデータ転送要求に応答して、前記メモリ中に記憶された前記対応する制御データの１組にアクセスし、前記ダイレクト・メモリ・アクセスは、前記アクセスされる制御データに依存して要求される前記データ転送の少なくとも一部を実行する。 - 特許庁

Connection control information 321-325 is prestored in a burst access memory 32 and a memory controller 27 collectively reads out the connection control information corresponding to a received cell to a memory buffer 28 by continuously performing access to the memory 32 and collectively writes the information in the burst access memory 32 after protocol processing needed for the received cell.例文帳に追加

コネクション制御情報３２１〜３２５をバーストアクセスメモリ３２に記憶しておき、バーストメモリコントローラ２７によるメモリの連続アクセスによって、受信セルと対応するコネクション制御情報を一括してメモリバッファ２８に読み出し、受信セルに必要なプロトコル処理を実行した後、コネクション制御情報を一括してバーストメモリに書き込む。 - 特許庁

The HMI information processing section 110 performs control to inhibit the display of a log in screen and to display only an access authentication registration screen when the access authentication information of the maximum access right is not registered in the non-volatile memory 111 when the external display device 300 accesses a protection controller body 100 via an IP communication network 200.例文帳に追加

ＨＭＩ情報処理部１１０は、外部表示器３００がＩＰ通信網２００を介して保護制御装置本体１００にアクセスする際、不揮発性メモリ１１１に最高アクセス権限のアクセス認証情報が未登録の場合には、ログイン画面の表示を禁止して、アクセス認証登録画面のみを表示する制御を行う。 - 特許庁

The memory control system is provided with a memory 5 having plural memory banks 51 to 54 capable of independently storing row addresses, plural request devices 2, 6, 7 capable of accessing the memory 5 and a memory controller 4 for receiving access requests from respective request devices 2, 6, 7, selecting any one of the requests by arbitration and allowing the request device outputting the selected access request to access the memory 5.例文帳に追加

それぞれが独立して行アドレスを保持することが可能な複数のメモリバンク５１〜５４を有するメモリ５と、該メモリ５にアクセス可能な複数の要求装置（２，６，７）と、これら要求装置からのアクセス要求を受け、調停によりいずれか１つのアクセス要求を選択してメモリ５へのアクセスを許可するメモリ制御装置４とを有する。 - 特許庁

A controller of the portable flash memory checks whether the thin client OS is normally started by a client, and if it is normally started, sets an access right flag to ON.例文帳に追加

可搬型フラッシュメモリのコントローラは、シンクライアントＯＳがクライアント端末によって正常に起動されているかをチェックし、正常に起動された場合にアクセス権フラグをオンにセットする。 - 特許庁

The controller 211 of a server computer 113 manages access to VM to ensure that at any given time, only one VM is active and a new client request is received.例文帳に追加

サーバ・コンピュータ１１３のコントローラ２１１は、ＶＭへのアクセスを管理して、どの時点においても、１つのＶＭだけがアクティブであり、新しいクライアント要求が受信されるようにする。 - 特許庁

Also, a power source managing part 400 in the HDD controller 100 always turns on the power source of the HDD for cache, and turns on the power source of the HDD for preservation only at the time of performing access to the HDD.例文帳に追加

また、HDDコントローラ100内の電源管理部400は、上記キャッシュ用HDDの電源を常時オンにするとともに、上記保存用HDDの電源を当該HDDにアクセスする間だけオンにする。 - 特許庁

To provide an information editing controller for realizing high-speed editing by reducing a copy operation accompanied by read/write access to a recording medium in editing video and audio data.例文帳に追加

映像音声データの編集において、記録媒体へのリード・ライトのアクセスを伴うデータのコピー動作を減少させ、高速な編集を実現可能な情報編集制御装置を提供する。 - 特許庁

To provide an efficient servo drive system in which the parameters of a plurality of servo drives having nonsequential numbers can be accessed collectively from a host controller, and to provide its parameter access method.例文帳に追加

番号が連続していない複数のサーボドライブのパラメータを上位コントローラから一括してアクセスできる効率的なサーボドライブシステムおよびサーボドライブシステムのパラメータのアクセス方法を提供する。 - 特許庁

In the conference management device 3, when the authorization information 5 is received from the controller B2, an ACL information update means 3b updates access control information, based on the content of the authority information 5.例文帳に追加

会議管理装置３では、コントローラＢ（２）から許可情報５を受信すると、ＡＣＬ情報更新手段３ｂが、許可情報５の内容に基づき、アクセス制御情報を更新する。 - 特許庁

To the direct access request for which cache control in an OS 52 is not performed in a main body 50, the cache control is performed by using the storage control part cache memory 64 of a disk controller 54.例文帳に追加

本体５０においてＯＳ５２でのキャッシュ制御を行わない直接アクセス要求に対して、ディスクコントローラ５４の記憶制御部キャッシュメモリ６４を用いてキャッシュ制御を行う。 - 特許庁

When a read command is output from a DMAC (Direct Memory Access Controller) 22, the address part of the command is replaced with a page index in a page index transfer sequencer, and output to the memory 4.例文帳に追加

ＤＭＡＣ２２により読み出しコマンドが出力されると、このコマンドのアドレス部が、ページインデックス転送シーケンサにおいてページインデックスに置き換えられ、メモリ４に対して出力される。 - 特許庁

The SATA host controllers 103 and 104 are made to be able to access the HDD 102 through eSATA (external SATA) connection which connects the SATA controller 104 in an external server 2 to the host connecting port.例文帳に追加

外部のサーバ２内のＳＡＴＡホストコントローラ104を前記ホスト接続用ポートにｅＳＡＴＡ接続することにより、ＳＡＴＡホストコントローラ103及び104をＨＤＤ102にアクセス可能とした。 - 特許庁

To provide a recording or reproducing device in which attached data corresponding to sector data are stored in a buffer RAM and the need for designation of an address by a system controller is eliminated in the case of access to the attached data.例文帳に追加

バッファＲＡＭ内においてセクターデータに対応して付加データが記憶されるようにし、かつ付加データのアクセスについてはシステムコントローラがアドレス指定をする必要を解消する。 - 特許庁

To provide a memory controller, a memory system and a memory control method suitable for storing data whose rewrite frequency is high and data whose rewrite frequency is low in a flash memory and a nonvolatile memory whose random access is possible.例文帳に追加

書き換え頻度が高いデータと低いデータをフラッシュメモリとランダムアクセスが可能な不揮発性メモリとに保存するときに好適なメモリコントローラ、メモリシステム及びメモリ制御方法の提供。 - 特許庁

A second access part 404 accesses the virtual block device for sharing the control data provided by the external block device controller via the block device I/F 117.例文帳に追加

第２のアクセス部４０４は、外部のブロックデバイス制御装置によって提供される制御データ共有用の仮想ブロックデバイスに対して、ブロックデバイス用Ｉ／Ｆ１１７経由でアクセスする。 - 特許庁

A memory access unit 104 writes image data of one frame among those of a plurality of frames in a memory 105, based on the vertical synchronizing signal outputted from the synchronizing signal controller 103.例文帳に追加

メモリアクセス部１０４は、同期信号制御部１０３から出力される垂直同期信号に基づき、複数フレームの画像データの内の１フレームの画像データをメモリ１０５に書き込む。 - 特許庁

To provide a direct memory access controller and an image processor, capable of reading read units from a plurality of data blocks stored in a memory in accordance with a predetermined order.例文帳に追加

メモリに格納された複数のデータブロックから読出し単位を所定の順序に従って読出していくことが可能なダイレクトメモリアクセスコントローラ及び画像処理装置を提供する。 - 特許庁

To provide an SD (Secure digital) card controller which does not use a CPU for clock temporary stop control for each sector address in continuous read access to an SD card, and to provide a control method, a program, and a storage medium.例文帳に追加

SDカードへ連続リードアクセスを行う際、セクタアクセス毎のクロック一時停止制御にCPUを介在させないSDカードコントローラ、制御方法、プログラム、及び記憶媒体を提供する。 - 特許庁

A DRAM (Dynamic Random Access Memory) 11 in a transmitter transmits a frame at a communication speed α, and an NIC (Network Interface Controller) 12 in the transmitter transfers the frame at a communication speed β which is slower than the communication speed α.例文帳に追加

送信装置内ＤＲＡＭ１１はフレームを通信速度αで送信し、送信装置内ＮＩＣ１２は当該フレームを通信速度αより遅い通信速度βで転送する。 - 特許庁

The controller 3 adapts, for example, management information storage frequency in writing of data as the selectable trade-off item, and performs the access control according to a selected management information storage frequency.例文帳に追加

コントローラ３は、選択できるトレードオフ事項として、たとえばデータの書き込み時の管理情報格納頻度を採用し、選択した管理情報格納頻度に応じたアクセス制御を行う。 - 特許庁

To provide a DMA(direct memory access) controller which can shorten a transfer time by decreasing a data transfer frequency when data composed of an arbitrary number of bytes are transferred by DMA transfer.例文帳に追加

ＤＭＡ転送により任意のバイト数のデータを転送する際に、データ転送回数を少なくして転送時間を短縮することができるＤＭＡ制御装置を提供する。 - 特許庁

Then, a connection controller 20 accepts the access code together with a connection request to an incoming telephone number of a receiver telephone terminal 1 from a caller telephone terminal 3 of a caller.例文帳に追加

そして、接続制御装置２０は、発信者の発信者電話端末３から、着信者電話端末１の着電話番号に対する接続要求とともにアクセスコードを受け付ける。 - 特許庁

When execution of the parallel codes is completed, the memory controller 7 newly sends a signal to the selector 8, changes over access to a normal sequential code present in a main memory 2, and continues processing.例文帳に追加

並列コードの実行が終了したら、メモリコントローラ７が再びセレクタ８に信号を送り、メインメモリ２にある通常の逐次コードにアクセスを切り替えて処理を続行する。 - 特許庁