「active bus」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A data bus (310), an array select bus (330) and a plane select bus (340) provide electric connection between the memory plane and the active circuit plane through side face contact pads on each plane.例文帳に追加

データバス（３１０）、アレイ選択バス（３３０）、そして面選択バス（３４０）は、各面上の側面コンタクトパッドを介して、メモリ面と能動回路面間の電気的接続を与える。 - 特許庁

When a data bus control enable signal BE is set to "H", a PMOS 4 is turned on in the case that the two-way bus 1 is in an inactive state ( when a data bus active signal BA is logical "L"), and the two-way bus is pulled down via a pull-down resistor 5.例文帳に追加

データバス制御イネーブル信号ＢＥを“Ｈ”に設定すると、双方向バス１が非使用状態（データバスアクティブ信号ＢＡが“Ｌ”）のときにＰＭＯＳ４がオンとなり、この双方向バス１は、プルダウン抵抗５を介してプルダウンされる。 - 特許庁

The method connects and operates three or more devices to and on an IDE bus under the conditions that not more than two IDE devices may be active at any given time on the same IDE bus and that cable/trace lengths for the IDE bus may not exceed the limits set forth in the IDE bus standard.例文帳に追加

（１）どのような所与のときにも、同じＩＤＥバス上で２台以下のＩＤＥ装置が活性化されている、（２）ＩＤＥバスについてのケーブル／トレース長は、ＩＤＥバス規格に示される制限を超えない、という条件下で、ＩＤＥバスに３台以上の装置を接続して動作させる方法。 - 特許庁

When each active antenna 33 discriminates that the command is addressed to its own device, each active antenna 33 makes data communication with an IC card 4 and transmits the result to the controller 31 via the active antenna 33 and the bus 32.例文帳に追加

自分宛のコマンドであると判断された場合、ICカード４とデータの授受を行い、その結果が、アクティブアンテナ３３、バス３２を介して、コントローラ３１に伝送される。 - 特許庁

Upon receiving fault information from an active processor 101 through a fault information bus 103, a detector 107 specifies the active processor 101 generating a fault by retrieving the fault information through a fault recognition bus 104 and sends the address information of the specified active processor 101 to an interrupting control bus 105.例文帳に追加

検出装置１０７が現用系処理装置１０１から障害通知バス１０３を介して障害情報を受けた時に障害認識バス１０４を介して障害情報の検索を行って障害があった現用系処理装置１０１を特定し、かつ、特定した当該現用系処理装置１０１のアドレス情報を遮断用制御バス１０５に送出する。 - 特許庁

Concerning these system and method, a link active schedule 128 is stored in a master link active scheduler 120 and when the link active schedule is received in the master link active scheduler, the latest link active schedule is automatically transmitted from the master link active scheduler 120 to a backup link active scheduler 122 by a data bus 124.例文帳に追加

システムおよび方法は、マスタリンクアクティブスケジューラ（１２０）内にリンクアクティブスケジュール（１２８）を記憶し、前記マスタリンクアクティブスケジューラにおいて前記リンクアクティブスケジュールを受け取ると、データバス（１２４）によって前記マスタリンクアクティブスケジューラから前記バックアップリンクアクティブスケジューラ（１２２）に最新のリンクアクティブスケジュールを自動的に送信する。 - 特許庁

To provide a bus hold circuit which is composed only of a CMOS having an active system for dissolving an overvoltage state.例文帳に追加

過電圧状態を解消する能動システムを有するＣＭＯＳだけによって構成されたバス・ホールド回路を提供すること - 特許庁

Count receiving means 2d and 3d receive the count from the count holding means 2c and 3c of the units 2 and 3 in the active system through the bus 4.例文帳に追加

カウント値受信手段２ｄ，３ｄは、現用系のユニット２，３のカウント値保持手段２ｃ，３ｃから、バス４を介してカウント値を受信する。 - 特許庁

A controller 31 and active antennas 33-1 to 33-N are interconnected by a bus 32.例文帳に追加

コントローラ３１とアクティブアンテナ３３−１乃至３３−Ｎは、バス３２により相互に接続されている。 - 特許庁

Capacitors 6a and 6b are added to the source bus lines 4 arranged only on the active matrix substrate 7.例文帳に追加

一方、アクティブマトリクス基板７のみに配置されているソースバスライン４には、容量６ａ・６ｂが付加されている。 - 特許庁

The active matrix substrate 10 has a plurality of source bus lines 12, a plurality of gate bus lines 14 crossing the plurality of source bus lines 12 across an insulating layer 13, gate bypasses 14a, a plurality of TFT elements 15, and pixel electrodes 20.例文帳に追加

アクティブマトリクス基板１０は、複数のソースバスライン１２と、絶縁層１３を介して複数のソースバスライン１２と交差する複数のゲートバスライン１４と、ゲートバイパス１４ａと、複数のＴＦＴ素子１５と、画素電極２０とを備えている。 - 特許庁

In the AHB bus interface 14, when there is an access request from the CPU bus 10, if the standby request is active, the controller issues a wait request to the CPU bus 10 immediately to make the UPU wait for the access until refresh processing is completed.例文帳に追加

ＡＨＢバスインターフェース１４においては、ＣＰＵバス１０からアクセス要求がある時、待機要求がアクティブであればＣＰＵバス１０へ即時ウェイト要求を出してリフレッシュ処理が終了するまでアクセスを待たせる。 - 特許庁

When the network state becomes abnormal, a bus connecting state is switched by a switch function 3, the range of a fault is separated to a bus BU of a reserve system by passing one part of that connection through a high-order protocol support function 4 and influences are successively reduced for the state of a bus BD of an active system.例文帳に追加

ネットワーク状態が異常になると、スイッチ機能３によりバス接続状態を切り替え、その接続の一部を上位プロトコルサポート機能４を経由することにより、予備系バスＢＵに障害範囲を切り離し、現用系バスＢＤの状態に対し順次影響を少なくしていく。 - 特許庁

For example, shielding by using a macro power bus or macro wiring, setting of a pathway for a power bus to a rearranged white space, insertion of an active circuit having pins capable of accessing wiring and so forth are performed.例文帳に追加

例えば、マクロ電源バスやマクロ配線を用いたシールド、再配置されたホワイトスペースへの電源バスの経路設定、配線へアクセス可能なピンを有する能動回路の挿入などが行われる。 - 特許庁

The bus control section (38) outputs the address set in the register (24) to the bus instead of the address that the instruction execution section (32) outputs when a control signal (DSTB) is active.例文帳に追加

バス制御部（３８）は、制御信号（ＤＳＴＢ）がアクティブのときに、レジスタ（２４）に設定されるアドレスを命令実行部（３２）が出力するアドレスの代わりに前記バスに出力する。 - 特許庁

To realize an active bus termination circuit in which termination processing can be easily adjusted in accordance with the type of a signal on a shared bus and chip making can be easily performed.例文帳に追加

共有バス上の信号の種類に応じて、終端処理の調節を容易に行うことができ、かつチップ化が容易に行えるアクティブバス終端回路を実現すること。 - 特許庁

To provide a network equipment that has a redundant configuration having a bus master for an active system and a standby system, and performs switching of the bus master without interruption.例文帳に追加

現用系及び予備系のバスマスタを有する冗長な構成をもったネットワーク装置において、バスマスタの切り替えを無瞬断で実現する。 - 特許庁

Indicator lamps L1-L4 for every disconnected terminal, an indicator lamp B having a fault enable terminal on the bus of the reserve system and an indicator lamp E having a fault enable terminal on the bus of the active system are respectively turned on.例文帳に追加

切り離された端末毎の表示ランプＬ１〜Ｌ４、予備系バスに障害可能端末がある表示ランプＢ，現用系バスにも障害可能端末がある表示ランプＥをそれぞれ点灯させる。 - 特許庁

When the demand signal 123 is active and the buses are not used in the next cycle, the CPU 100 set a bus use permission signal 122 active, to thereby permit the CoPro 101 to use the buses.例文帳に追加

ＣＰＵ１００はバス使用要求信号１２３がアクティブであり次サイクルでバスを使用しない場合、バス使用許可信号１２２をアクティブにしＣｏＰｒｏ１０１のバスの使用を許可する。 - 特許庁

The controller 31 transmits a command including an ID to identify the active antenna 33 outputted from a host computer 1 to all the active antennas 33 connected to the bus 32.例文帳に追加

コントローラ３１は、ホストコンピュータ１から出力された、アクティブアンテナ３３を識別するIDを含むコマンドを、バス３２に接続されている全てのアクティブアンテナ３３に対して送信する。 - 特許庁

An active-system processing device wherein an obstacle is generated among active-system processing devices 101, 102 transmits a signal for notifying an obstacle notification bus 106 of obstacle generation.例文帳に追加

現用系処理装置１０１，１０２に中で障害の発生した現用系処理装置が障害通知バス１０６にその障害発生を通知する信号を送出する。 - 特許庁

Each active-system processing device compares the address information taken from the interruption control bus 108 with the address of its own processing device, and, in the case of agreement, the active- system processing device executes evacuation operation.例文帳に追加

各現用系処理装置は、遮断用制御バス１０８から取り込んだアドレス情報と自処理装置のアドレスと比較し一致したときその現用系処理装置が退避動作を行う。 - 特許庁

To provide an active matrix substrate, to be used for a display device having a plurality of display panels sharing a bus line, capable of preventing display failures such as block-like unevenness of luminance when displaying each display panel, and to provide a display device using the active matrix substrate.例文帳に追加

バスラインを共有する複数の表示パネルを有する表示装置において、各表示パネルの表示の際にはブロック分かれなどの表示不良を生じさせない。 - 特許庁

The liquid crystal display device having active matrix circuits has semiconductor layers consisting of sources and drains, gate bus lines, source bus lines and drain electrodes and is provided with protective films consisting of a material of the same layer as the layer of the source bus lines above the portions where the semiconductor layers and the gate bus lines intersect each other.例文帳に追加

アクティブマトリクス回路を有する液晶表示装置において、ソース及びドレインからなる半導体層とゲートバスラインとソースバスラインとドレイン電極とを有し、半導体層とゲートバスラインの交差する部分の上方には、ソースバスラインと同一の層の材料よりなる保護膜が設けられる。 - 特許庁

In an active matrix substrate provided with a display region and the active matrix region, a switching transistor 24 is formed on a gate switching bus line 22 for driving the switching transistor 24 provided in the active matrix region.例文帳に追加

ディスプレイ領域およびアクティブマトリクス領域を備えるアクティブマトリクス基板において、アクティブマトリクス領域に設けられたスイッチングトランジスタ２４を駆動するゲートスイッチングバスライン２２上にスイッチングトランジスタ２４が形成されている。 - 特許庁

This system is memory device connected to a data bus, the memory device is provided with an active terminal circuit terminal-controlling this memory device and a control circuit controlling electrically this active terminal circuit to an active state or an inactive state, in it.例文帳に追加

データバスに接続されるメモリデバイスであって、当該メモリデバイス内に、このメモリデバイスを終端制御するアクティブ終端回路と、このアクティブ終端回路を電気的に、アクティブ状態、或いは、インアクティブ状態に制御する制御回路とを備えたメモリデバイスが得られる。 - 特許庁

After second pre-charge operation, either of the plurality of try-state buffers 111, 112 is made active, and when a sense amplifier 140 is started, required large potential difference between the bus line 121 and the dummy bus line 122 is secured.例文帳に追加

再度のプリチャージ動作の後、複数のトライステートバッファ１１１，１１２のうちのいずれかがアクティブになり、センスアンプ１４０が起動する時、バス線１２１とダミーバス線１２２との間に所要の大きさの電位差が確保される。 - 特許庁

A command signal and an address are supplied from a bus/memory control circuit 1 through switchers 3-1 to 3-8 and switches 4-1 to 4-8 to NAND flash memories 2-1 to 2-64 whose CE(Chip Enable) is made active according to the instruction of a bus/memory control circuit 1.例文帳に追加

バス／メモリ制御回路１の指示により、ＣＥ（Chip Enable）がアクティブとなったＮＡＮＤフラッシュメモリ２−１〜２−６４に、バス／メモリ制御回路１からコマンド信号およびアドレスが切換器３−１〜３−８、およびスイッチ４−１〜４−８を介して供給される。 - 特許庁

The switchers 3-1 to 3-8 are switched to a data side, and when resource data converted into a 64 bit bus by a bus width conversion part 5 are applied, the resource data are written in the NAND flash memory whose CE is made active to which the command signal has been applied.例文帳に追加

切換器３−１〜３−８をデータ側に切り換え、バス幅変換部５で６４ｂｉｔバスに変換された素材データを与えると、ＣＥがアクティブかつコマンド信号が与えられたＮＡＮＤフラッシュメモリにその素材データが書き込まれる。 - 特許庁

When receiving notification of the obstacle generation, an obstacle detection device 105 retrieves and specifies the active-system processing device wherein the obstacle is generated by using an obstacle recognition bus 107, acquires address information, and transmits the acquired address information to an interruption control bus 108.例文帳に追加

障害検出装置１０５が、障害発生の通知があると、障害認識バス１０７を用いて障害が発生した現用系処理装置を検索して特定し、アドレス情報を取得し、その取得したアドレス情報を遮断用制御バス１０８に送出する。 - 特許庁

To provide an active matrix type display device and, permitting to easily discriminate a specific bus line when inspecting bus lines and restoring a defect, and a manufacturing method therefor, relating to an active matrix type display device having a switching element at each pixel and the manufacturing method therefor.例文帳に追加

本発明は、各画素にスイッチング素子を有するアクティブマトリクス型表示装置及びその製造方法に関し、バスラインの検査や欠陥修復を行う際に、容易に特定のバスラインを識別することのできるアクティブマトリクス型表示装置及びその製造方法を提供することを目的とする。 - 特許庁

The liquid crystal display device 1 includes: an active matrix substrate 2 having pixel electrodes 25, gate bus lines 27 and source bus lines 23 which are arrayed like a matrix; and a counter substrate 4 opposed to the active matrix substrate 2 through a liquid crystal layer 6 and having a black matrix 44 and a counter electrode 43.例文帳に追加

本発明に係る液晶表示装置１は、マトリクス状に配置されている画素電極２５ならびにゲートバスライン２７およびソースバスライン２３を有するアクティブマトリクス基板２と、アクティブマトリクス基板２と液晶層６を挟んで対向しており、ブラックマトリクス４４と対向電極４３とを有する対向基板４とを備えている。 - 特許庁

This data bus system comprises a plurality of stations including at least two transmitter stations in which the relevant transmitter station digitally transmits a respective data stream in an active mode, bus means which interconnect the stations and a resource control means for controlling which transmitter stations simultaneously operate in the active mode.例文帳に追加

アクティブモードにおいて当該送信ステーションがそれぞれのデータストリームをディジタル的に送信する少なくとも２つの送信ステーションを含む複数のステーションと、相互接続するバス手段と、どの送信ステーションが同時にアクティブモードで動作するかを制御するリソース制御手段とを具える。 - 特許庁

When the total of bus occupancy rates of DMA control parts 1-3 calculated by a bus monitor part 8 on the basis of bus use permission signals ack1-ack3 exceeds a predetermined threshold value and a control change signal CHS is made active, in a priority determining part 18, a priority table is changed from first table to second table.例文帳に追加

バスモニタ部８により、バス使用許可信号ack1〜ack3に基づき算出されたＤＭＡ制御部１〜３のバス占有率の合計が予め決められたしきい値を越え制御変更信号ＣＨＳがアクティブになると、優先順位決定部１８において優先順位テーブルが第１テーブルＴ１から第２テーブルＴ２へ変更される。 - 特許庁

An active antenna which the customer has selected transmits customer information read from the contactless IC card to an IC card reader/ writer 31 through a common bus 10 and transmits an identifier which discriminates this active antenna, to an amount determination part 32.例文帳に追加

顧客が選択した上記アクティブアンテナは、非接触式ＩＣカードから読み取った顧客情報を共通バス１０を介してＩＣカードリーダ／ライタ３１に送信すると共に該アクティブアンテナを識別するための識別子を金額決定部３２に送信する。 - 特許庁

The active system notice section 403 informs ATM switches 2 and 3, an output changeover section 511 and an input changeover section 113 about system changeover of the ATM switches ((5) in Figure A) to switch an input output bus of a cell to the ATM switch 3 of the new active system ((6) in Figure B).例文帳に追加

運用系通知部４０３は、ＡＴＭスイッチの系切替を、ＡＴＭスイッチ２及び３と、出力切替部５１１と入力切替部１１２へ通知し（（Ａ）の ）、新運用系のＡＴＭスイッチ３に対するセルの入出力バスを切り替えさせる（（Ｂ）の ）。 - 特許庁

An arbitration circuit 3 of an active processor device 1 transmits a signal(GNTB) 16 for transferring the use right of a common bus 20 to an arbitration circuit 13 of a processor device 11 to be active in response to a switching instruction 4 of an operating processor device 1.例文帳に追加

運用プロセッサ装置１の切替え指示４に応答して、運用状態にあったプロセッサ装置１の調停回路３が、運用状態となるプロセッサ装置１１の調停回路１３に対して、共通バス２０の使用権を明け渡す信号（ＧＮＴＢ）１６を送出するようにする。 - 特許庁

A bias generator 30 sets a voltage (bias) referenced to the ground, with which an active pull-up clamp circuit 22 can be turned on when a bus voltage becomes negative.例文帳に追加

バイアス発生器（３０）は、アクティブプルアップ・クランプ回路（２２）をバス電圧が負になる時にオンにすることが可能な接地に参照付けられた電圧（バイアス）を設定する。 - 特許庁

The interface logic circuit 310 drives the configuration value on the bus 302 when a register 336 in the device 300 becomes active.例文帳に追加

インタフェース論理回路３１０は、装置３００内のレジスタ３３６がアクティブになったとき、コンフィギュレーション値をバス３０２上にドライブする。 - 特許庁

A command gaining means 32 gains a command data through the data bus 50 if the strobe signal is active to be stored into a data memory means 60.例文帳に追加

コマンド取得手段32は、上記ストローブ信号がアクティブであれば、データバス50を介したコマンドデータを取得し、これをデータ記憶手段60に記憶させる。 - 特許庁

Then, the SDRAM 7 is put into an active state while the remaining 16 bit data (the address 1 data) on the data bus are written to a flash ROM 9.例文帳に追加

そして、ＳＤＲＡＭ７をアクティブ状態にし、その間にデータバス上にある残りの１６ｂｉｔのデータ（アドレス１データ）をフラッシュＲＯＭ９に書き込む。 - 特許庁

Before a request for refreshment that is periodically issued to an SDRAM 12 from an SDRAM interface 18, the controller makes a standby request 22 to an AHB bus interface 16 active.例文帳に追加

ＳＤＲＡＭインターフェース１８からＳＤＲＡＭ１２へ定期的に出されるリフレッシュ要求２０に先立って、ＡＨＢバスインターフェース１６への待機要求２２をアクティブにする。 - 特許庁

The CoPro 101 decodes the written data, and when the data are an operational statement using data read from a RAM 103, it set a bus usage demand signal 123 active.例文帳に追加

ＣｏＰｒｏ１０１は書き込まれたデータを解読しそのデータがＲＡＭ１０３から読み出したデータを利用する演算命令の場合、バス使用要求信号１２３をアクティブにする。 - 特許庁

A wavelength multiplex optical path changeover means 3 is provided to the outside of an active system module 1 and a standby system module 2 that conduct add/drop of a bus in the unit of wavelengths.例文帳に追加

波長単位でのパスのアッド・ドロップを行う現用系モジュール１および予備系モジュール２の外側に、波長多重光経路切替手段３を設けた。 - 特許庁

A diagnosis control part 3, which receives a memory diagnosing instruction through a local bus 13, turns a full bank select signal 16 into low level and makes active all memories 4a-4d.例文帳に追加

ローカルバス１３経由でメモリ診断命令を受けた診断制御部３は、全バンクセレクト信号１６をロウレベルとしてメモリ４ａ〜４ｄを全てアクティブとする。 - 特許庁