「address pattern」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A start address of an acceleration pattern (a) is written to an address register Ar0 of the acceleration pattern (a), and a termination address 500 is written to an address register Ar1.例文帳に追加

加速パターン（ａ）のアドレスレジスタＡｒ０に加速パターン（ａ）の開始アドレス０を、アドレスレジスタＡｒ１に終了アドレス５００を書き込む。 - 特許庁

An address difference between a first special pattern change timer area and a second special pattern change timer area, an address difference between a first special pattern display pattern data area and a second special pattern display pattern data area and an address difference between a first special pattern stop pattern area and a second special pattern stop pattern area are set to the same address difference.例文帳に追加

第１特別図柄変更タイマエリアと第２特別図柄変更タイマエリアとのアドレス差、第１の特別図柄表示図柄データエリアと第２の特別図柄表示図柄データエリアとのアドレス差、第１特別図柄停止図柄エリアと第２特別図柄停止図柄エリアとのアドレス差を同一のアドレス差に設定する。 - 特許庁

A pattern generating circuit 4 outputs the pattern signal 116 corresponding to an address indicated by the address signal 126 every time the circuit 4 receives the address signal 126.例文帳に追加

パターン発生回路４は、アドレス信号１２６が加算されるたびに、このアドレスに対応するパターン１１６信号を出力する。 - 特許庁

An address selection section 112 selects only a valid address among addresses of the interleave pattern and stores the selected address to an address storage section 103.例文帳に追加

アドレス選択部１１２はインタリーブパターンのアドレスの中で有効アドレスのみを選択し、アドレス記憶部１０３に格納する。 - 特許庁

Then, the pattern generation control part 2 outputs a pattern type to a pattern composing part 20, the PROG memory address to a programmable pattern memory 16, and the PRBS pattern information to a PRBS pattern generation part 18.例文帳に追加

そして、パターンタイプをパターン合成部２０に、PROGメモリアドレスをプログラマブルパターンメモリ１６に、PRBSパターン情報をPRBSパターン発生部１８に出力する。 - 特許庁

To lower a possibility that an address pattern is erroneously detected as a synchronization pattern.例文帳に追加

アドレスパターンを同期パターンとして誤検出する可能性を低くすること。 - 特許庁

A mail address pattern 14B stores mail addresses by address patterns specifying supervisor groups.例文帳に追加

メールアドレスパターン１４Ｂは監視者グループを指定するアドレスパターン別にメールアドレスを格納する。 - 特許庁

A pattern generator 30 includes an address source for generating an external packet memory address signal.例文帳に追加

パターン発生器３０は外部パケットメモリアドレス信号を発生させるアドレスソースを含む。 - 特許庁

An address storage part 4 stores an address to be outputted form the address pattern generation part 2, and at the same time successively outputs the address corresponding to data to be outputted from the data pattern generation part 3.例文帳に追加

アドレス記憶部４は、アドレスパターン発生部２から出力されるアドレスを記憶すると共に、データパターン発生部３から出力されるデータに対応するアドレスを順次出力する。 - 特許庁

ADDRESS PATTERN GENERATING DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT TESTING DEVICE例文帳に追加

アドレスパターン発生装置及び半導体集積回路試験装置 - 特許庁

In this case, the normal pattern specifying pointer is made to correspond to the table address for which a pointer value is doubled and added to the initial address of the table address of the storage address table.例文帳に追加

この場合、普通図柄指定ポインタは、格納アドレステーブルのテーブルアドレスの初期アドレスに、ポインタ値を２倍して加えたテーブルアドレスに対応づけられる。 - 特許庁

An address 1320 of as acceleration pattern (b) that has a high speed nearest to the speed of the drive clock number of the address 500 is written to an address register Ar2 of the acceleration pattern (a), and a termination address 1480 is written to an address register Ar3.例文帳に追加

そして、加速パターン（ａ）のアドレスレジスタＡｒ２に、アドレス５００の駆動クロック数の速度に一番近く速い速度になる加速パターン（ｂ）のアドレス１３２０を書き込み、アドレスレジスタＡｒ３に終了であるアドレス１４８０を書き込む。 - 特許庁

METHOD FOR CONFIRMING ACCESS ADDRESS OF TEST PATTERN IN DIGITAL VIRTUAL TEST SYSTEM例文帳に追加

デジタルヴァーチャルテストシステムにおけるテストパターンのアクセスアドレス確認方式 - 特許庁

Then, the MODE value and a variation pattern table address are acquired anew from a ready-to-win variation pattern group address selection table (step S508).例文帳に追加

そして、次にリーチ変動パターングループアドレス選択テーブルから改めてＭＯＤＥ値、変動パターンテーブルアドレスを取得する（ステップＳ５０８）。 - 特許庁

A traffic pattern generation means 50 measures a traffic in a node A every IP address and generates a traffic pattern every IP address.例文帳に追加

トラフィックパターン生成手段５０は、ノードＡ中のトラフィックをＩＰアドレス毎に測定しトラフィックパターンをＩＰアドレス毎に生成する。 - 特許庁

A pattern generation control part 2 reads pattern generation information from a pattern generation information memory 4, and generates a pattern type, a PROG (program) memory address and a PRBS (Pseudo Random Binary Sequence) pattern information from the designation of a pattern in the pattern generation information and the length of the pattern.例文帳に追加

パターン発生制御部２は、パターン発生情報メモリ４からパターン発生情報を読み出して、パターン発生情報内のパターンの指定とパターンの長さからパターンタイプとPROGメモリアドレスとPRBSパターン情報を生成する。 - 特許庁

The method of manufacturing a plasma display panel includes step 2 for forming an address electrode pattern on a rear glass substrate, step 3 for curing the address electrode pattern, step 4 for forming an underlying dielectric paste film covering the address electrode pattern, and step 5 for calcinating the underlying dielectric paste film and the address electrode pattern.例文帳に追加

背面ガラス基板上にアドレス電極パターンを形成するステップ２と、アドレス電極パターンをキュアするステップ３と、アドレス電極パターンを覆う下地誘電体ペースト膜を形成するステップ４と、下地誘電体ペースト膜とアドレス電極パターンとを焼成するステップ５と、を含む。 - 特許庁

The write address generating circuit 2 repeatedly adds a plurality of address differential values to a column start address, thus generating address value that fluctuates in a prescribed pattern.例文帳に追加

書き込みアドレス生成回路２は、行開始アドレスに、複数のアドレス差分値を繰り返して加算することにより、所定のパターンで変動するアドレス値を生成する。 - 特許庁

This device is a modified pattern generation device for generating normal pattern data by a normal pattern memory based on an address generated by a pattern generator.例文帳に追加

本発明は、パターンジェネレータが発生するアドレスに基づいて、ノーマルパターンメモリがノーマルパターンデータを発生するパターン発生装置に改良を加えたものである。 - 特許庁

To provide the pattern generating device and method capable of easily generating a pattern such as an address complement pattern without a limit in a maximum value of a line address and a row address, and to provide a semiconductor integrated circuit test device.例文帳に追加

行アドレス及び列アドレスの最大値に制限無く、容易にアドレスコンプリメントパターン等のパターンを発生することができるパターン発生装置及び方法並びに半導体集積回路試験装置を提供する。 - 特許庁

By either one of the address of the first special pattern change timer area and the address of the second special pattern change timer area and the address shift amount, the timing of updating display pattern data is specified by a common algorithm and the display pattern data of the special pattern during variation are updated.例文帳に追加

第１特別図柄変更タイマエリアのアドレスと第２特別図柄変更タイマエリアのアドレスとの何れか１つとアドレスずれ量とにより、共通のアルゴリズムにて、表示図柄データを更新するタイミングを特定し、変動中の特別図柄の表示図柄データを更新する。 - 特許庁

Address information needed to analyze the memory test pattern operation is read out of a memory test pattern source 2 to calculates address operation and a pattern operation analytic log 5 for the pattern operation analysis is generated; and address operation in command performance is extracted from the pattern operation analytic log 5 to generate a pattern operation grasping log 7.例文帳に追加

メモリテストパターンソース２よりメモリテストパターン動作の解析に必要なアドレス情報を読み取り、アドレス動作を計算により求め、パターン動作解析のためのパターン動作解析ログ５を生成し、パターン動作解析ログ５より、コマンド実行時のアドレス動作を抽出し、パターン動作把握ログ７を生成する。 - 特許庁

Data is written so that a reversed data pattern is stored in a spare word line before address conversion and after address conversion.例文帳に追加

アドレス変換前および変換後のスペアワード線には逆のデータパターンが格納されるようにデータを書込む。 - 特許庁

A system CPU 91 reads pattern data, corresponding to the address in the pattern table from the pattern table and supplies the data as image data.例文帳に追加

システムＣＰＵ９１は、前記パターンテーブル内アドレスに対応するパターンデータを前記パターンテーブルから読み出し画像データとして提供する。 - 特許庁

ADDRESS PATTERN-GENERATING APPARATUS, SEMICONDUCTOR INTEGRATED CIRCUIT-TESTING APPARATUS, AND COMPILING APPARATUS例文帳に追加

アドレスパターン発生装置、半導体集積回路試験装置、及びコンパイル装置 - 特許庁

A memory address generator 18-1 generates memory address based on the gradation level of a display data and reads out a basic pattern from the pattern table memory.例文帳に追加

メモリアドレス生成部１８−１は表示データの階調レベルに基づいてメモリアドレスを生成し、パターンテーブルメモリ１８−３から基本パターンを読み出す。 - 特許庁

Shift amount absence or the address difference is set as an address shift amount depending on whether it is a first special pattern or a second special pattern.例文帳に追加

第１の特別図柄であるか第２の特別図柄であるかの別に応じてずれ量なし及びアドレス差のうちの何れかをアドレスずれ量に設定する。 - 特許庁

An address shift amount setting means sets either one of shift amount absence and an address difference as an address shift amount depending on whether a special pattern to start variation is a first special pattern or a second special pattern.例文帳に追加

アドレスずれ量設定手段は、変動を開始する特別図柄が第１の特別図柄であるか第２の特別図柄であるかの別に応じて、アドレスずれ量としてずれ量なし及びアドレス差のうちの何れか一方を設定する。 - 特許庁

When a new address is stored, information on the presence or absence of hiragana conversion is stored at a mail address/character conversion pattern storage section 8 in linking with a mail address by using the mail address/character conversion pattern distribution section 34 by the control of the control block 31.例文帳に追加

新規宛先保存時、制御ブロック３１の制御により、メールアドレス・文字変換パターン振り分け部３４を使用し、メールアドレスとリンクさせて、ひらがな変換有無の情報をメールアドレス・文字変換パターン保存部８に保存する。 - 特許庁

The memory control part 123 is equipped with an LED type judgment part 243 which switches a generation pattern of a write address used in a write address generating part 205, and a generation pattern of a read address used in a read address generating part 247.例文帳に追加

メモリ制御部１２３は、書込アドレス生成部２０５において用いる書込アドレスの生成パターンおよび読出アドレス生成部２４７において用いる読出アドレスの生成パターンを切り換えるＬＥＤタイプ判断部２４３を備える。 - 特許庁

The descramble-processed address is converted to an address specifying an area in which a check pattern CP of a memory core 13 is stored in an address conversion circuit 12.例文帳に追加

デスクランブル処理されたアドレスは、アドレス変換回路１２においてメモリコア１３のチェックパターンＣＰが格納された領域を指定するアドレスに変換される。 - 特許庁

The test pattern memory means 130 outputs a necessary test pattern every cycle period according to the address designation signal.例文帳に追加

テストパターン記憶手段１３０は、アドレス指定信号により、サイクル周期毎に必要なテストパターンを出力する。 - 特許庁

To reduce the burden of a user of creating a pattern program including address operation.例文帳に追加

アドレス動作を含んだパターンプログラムを作成するユーザの負担を軽減させる。 - 特許庁

The picture pattern input part 111 of the address reader inputs the respective characters of an address notation character string on a recording medium as picture data.例文帳に追加

画像パターン入力部111は、記録媒体上の住所表記文字列の各文字を画像データとして入力する。 - 特許庁

In an address generating section of an arithmetic logic operation section, an address of a semiconductor memory storing a test pattern is generated based on the prescribed calculating equation, this address is sent to a shift register 32 for inputting an address, and a test pattern is written in a semiconductor memory by specifying this address.例文帳に追加

算術論理演算部のアドレス発生部にて、テストパターンを格納すべき半導体メモリのアドレスを所定の演算式に基づいて発生させ、かかるアドレスをアドレス入力用シフトレジスタ３２に送り、このアドレスの指定により半導体メモリにテストパターンが書き込まれる。 - 特許庁

When the serial controller detects that the original pattern has been updated to a new pattern, the new pattern is compared with the original pattern and the original pattern stored in the corresponding memory address within the memory is replaced with the new pattern.例文帳に追加

そうして、原パターンが新パターンに更新されていることを直列コントローラが検出した場合には、新パターンが原パターンと比較されて、メモリ内の対応するメモリアドレスに記憶されている原パターンが新パターンで置換えられる。 - 特許庁

In an MCPU 3, a control block 31, a main address/character conversion pattern distribution section 34, a mail address/character conversion pattern collation section 35, and a hiragana character collective conversion section 36 are provided.例文帳に追加

ＭＣＰＵ３内に、制御ブロック３１、メールアドレス・文字変換パターン振り分け部３４、メールアドレス・文字変換パターン照合部３５、ひらがな文字一括変換部３６を設ける。 - 特許庁

In S520, the head address of a pattern table corresponding to a special symbol is acquired.例文帳に追加

Ｓ５２０では特別図柄に対応したパターンテーブルの先頭アドレスを取得する。 - 特許庁

A pattern-selecting signal combining section 202 generates a pattern selecting signal which selects a specified pattern in the pattern table from the input image signal, combines the pattern-selecting signal with the in-pattern position signal and supplies an address in the pattern table.例文帳に追加

パターン選択信号合成部２０２は、前記入力画像信号から、前記パターンテーブル内の特定パターンを選択するためのパターン選択信号を生成し、該パターン選択信号と前記パターン内位置信号とを合成し、パターンテーブル内アドレスを提供する。 - 特許庁

To provide a semiconductor memory testing device capable of preventing the degradation of defect detection capability by making it possible to test an aimed address or the address other than the aimed address without changing a test pattern and a pattern program.例文帳に追加

テストパターンやパターンプログラムを変更することなく、着目するアドレスまたは該アドレスを除外した試験を可能にして、不良検出能力の低下を防止できる半導体メモリ試験装置を提供する。 - 特許庁

To provide an address pattern generation circuit in which a carry signal corresponding to the arbitrary maximum value address is generated and a test of a memory having the arbitrary maximum value address can be performed.例文帳に追加

任意の最大値アドレスに対応した桁上げ信号を発生させ、任意の最大値アドレスを有するメモリの試験を可能にするアドレスパターン発生回路を提供する。 - 特許庁

To detect disturbance of regularity of an address included in a test pattern of a semiconductor memory.例文帳に追加

半導体メモリの試験パターンに含まれるアドレスの規則性の乱れを検出する。 - 特許庁

The storage circuit 16 outputs a pattern signal 116 in response to the address signal 126.例文帳に追加

記憶回路１６は、アドレス信号１２６に応じてパターン信号１１６を出力する。 - 特許庁

A texture RAM address generator receives calculation results therein to select the optimum pattern.例文帳に追加

テキスチャーＲＡＭアドレス発生器は、これらの計算結果を受け、最適なパターンを選択する。 - 特許庁

These corrections are executed by referring to the normalizing pattern database and the normal address database.例文帳に追加

これらの修正は正規化パターンデータベースおよび正規住所データベースを参照して行う。 - 特許庁