「address pattern」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A pattern count circuit 14 is initialized while a reset signal 101 is active, performs counting while the timing signal 114 is active, and outputs the count as an address signal 126.例文帳に追加

パターンカウント回路１４は、リセット信号１０１がアクティブの間初期化され、タイミング信号１１４がアクティブの間カウント動作が行われ、その値をアドレス信号１２６として出力する。 - 特許庁

The registers, written with the voltage adjustment data whose addresses are other than the register addresses, corresponding to the address signals (Fh) with the first bit pattern, are mapped in a register map of the register section.例文帳に追加

レジスタ部のレジスタマップでは、第１のビットパターンのアドレス信号（Ｆｈ）に対応するレジスタアドレス以外のレジスタアドレスに対して、電圧調整データが書き込まれるレジスタがマッピングされている。 - 特許庁

The terminal device 25A acquires entry information corresponding to the entry from the electronic pen 10A and refers to definition information to recognize a coded pattern address, a page type and the like.例文帳に追加

端末装置２５Ａは、電子ペン１０Ａから記入内容に対応する記入情報を取得し、定義情報を参照することで、コード化パターンアドレス及びページ種別等を認識する。 - 特許庁

When the prefix of the MAC address is matched with a pattern of the HSRP or the VRRP defined in advance, the router builds up a key to compare the key with keys in a VRRP/HSRP database.例文帳に追加

ＭＡＣアドレスのプレフィクスが事前定義されたＨＳＲＰまたはＶＲＲＰのパターンと一致する場合、ルータはキーを構築して、キーとＶＲＲＰ／ＨＳＲＰデータベースを比較する。 - 特許庁

The electronic pen 80 acquires written information corresponding to written content to the medium for an electronic pen, and recognizes a coded pattern address and page classifications or the like by referring to definition information.例文帳に追加

電子ペン８０は、電子ペン用媒体への記入内容に対応する記入情報を取得し、定義情報を参照することで、コード化パターンアドレス及びページ種別等を認識する。 - 特許庁

At the receiving of the reading request of a predetermined logical address(LBA) from a diskless PC 1002, a data transfer control part 1008 of a cache device 1004 inquires for the storage location of access pattern information to an IP name server device 1017, and acquires access pattern information.例文帳に追加

キャッシュ装置１００４のデータ転送制御１００８部は、ディスクレスＰＣ１００２から、既定の論理アドレス（ＬＢＡ）の読出要求を受け取ると、ＩＰネームサーバ装置１０１７にアクセスパタン情報の格納場所を照会して、アクセスパタン情報を取得する。 - 特許庁

For relay group information, a network address of LAN where relay servers 12, 23, and 812 perform routing and identification information about a routing pattern are set and for relay server information, identification information about the routing pattern whose authority is given to each client terminal is set.例文帳に追加

中継グループ情報には、中継サーバ１２、２３、８１２がルーティングを行うＬＡＮのネットワークアドレスとルーティングパターンの識別情報が設定され、中継サーバ情報には、各クライアント端末に権限が与えられたルーティングパターンの識別情報が設定される。 - 特許庁

An ROM 12 stores a 8×8 basic matrix constituted of, for example, 1-64 thresholds, font pattern data in which the character pattern of a specific character (for example, 'A') is indicated by sexadecimal, and a threshold address table in which thresholds in the basic matrix are arranged in the order of small size.例文帳に追加

ＲＯＭ１２は、例えば１〜６４の閾値から構成される８×８の基本マトリクスと、特定文字（例えば「Ａ」）の文字パターンを１６進数で示したフォントパターンデータと、基本マトリクスにおける小さい閾値から順に並べた閾値アドレステーブルとを記憶する。 - 特許庁

To provide a bit address pattern making method and a read-out method, a disk shaped recording medium, and an information recording device in which a reading error rate by reading the vicinity of a boundary of a track in a servo pattern can be reduced.例文帳に追加

本発明は、サーボパターンにおけるトラックの境界付近を読み込むことによる読み取りエラー率を減少させることのできるビットアドレスパターンの作成方法及び読み出し方法、ディスク状記録媒体、及び情報記録装置を提供することを課題とする。 - 特許庁

The conductor paste is favorably applied to form the address electrode of PDP manufactured in such a manner that a partition of a predetermined pattern is formed by chemical etching performed with the address electrode covered with the protective layer (for example, a resist layer formed by dry film resist).例文帳に追加

かかる導体ペーストは、アドレス電極を保護層（例えばドライフィルムレジストにより形成されたレジスト層）で覆った状態で行われる化学エッチングによって所定パターンの隔壁を形成する態様で製造されるＰＤＰのアドレス電極を形成する用途に好適である。 - 特許庁

A storing part 30A has a ferroelectric capacitor subjected to heat treatment according to a predetermined address pattern as a storage element, and either of two types of residual polarization value is outputted in accordance with the existence/absence of the heat treatment with respect to the contents of a memory cell selected by an address signal ADR.例文帳に追加

記憶部３０Ａは、予め定めたアドレスパターンに従って熱処理が施された強誘電性キャパシタを記憶素子として有しており、アドレス信号ＡＤＲで選択されたメモリセルの内容は、熱処理の有無に対応して２種類の残留分極値いずれか一方が出力される。 - 特許庁

Since a head address of a memory area when writing is performed coincides with a head of the sequence patterns, the musical sound waveforms are sequentially read from the head address of the memory area synchronizing with the head of the sequence pattern in the case of reproducing, to synchronize a sequencer with waveform reading.例文帳に追加

書き込みを行ったときの記憶エリアの先頭番地が、シーケンスパターンの先頭に一致しているので、再生を行う場合はシーケンスパターンの先頭に同期して、記憶エリアの先頭番地から順次、楽音波形が読み出されてシーケンサと波形読み出しの同期が取れる。 - 特許庁

When a connection terminal 1 is connected to a LAN switch 2 by a particular connection pattern, a terminal information collection section 3-2 particularizes a network to be connected on the basis of an IP address and registers a VLAN ID of the network and a MAC address of the connection terminal 1 to a switch information table 3-7-1.例文帳に追加

端末情報収集部３−２は、特定の接続パターンで接続端末１がＬＡＮスイッチ２に接続されると、ＩＰアドレスに基づいて、接続すべきネットワークを特定し、該ネットワークのＶＬＡＮ ＩＤと接続端末１のＭＡＣアドレスとをスイッチ情報テーブル３−７−１に登録する。 - 特許庁

An address pattern is automatically controlled according to the external redundancy detection signal Sorda, and operational characteristics in a transition area between a normal memory cell selection state and a redundancy address selection state are intensively inspected, and consequently product management can efficiently and surely be carried out.例文帳に追加

また、外部冗長アドレス検知信号Ｓｏｒｄａに応じてアドレスパターンを自動制御し、通常メモリセル選択状態−冗長アドレス選択状態間の遷移領域における動作特性を集中して検査することにより、製品管理を効率的かつ確実に実施することができる。 - 特許庁

When the identification information of a destination (e.g. "110" of police) is inputted, it is transformed by pattern matching into a communication address such as the telephone number or the e-mail address to a destination corresponding to the current position of a mobile communication apparatus such as a portable telephone, and then calling and transmission processing is performed.例文帳に追加

通報先の識別情報（例えば、警察の「１１０」）が入力されると、パターンマッチングにより、携帯電話などの移動通信装置の現在位置に対応する通報先への電話番号又は電子メールアドレスなどの通信アドレスに変換し、発呼及び送信処理を行う。 - 特許庁

A server 1 that distributes electronic mail, is capable of receiving a plurality of transmission destinations each having a portion that a user can arbitrarily determine, and when mail is received from a transmission line, a transmission address is extracted from the main in a mail receiving part 3 and collated with an address or an address pattern stored in a table 2a of a processing content storage part 2.例文帳に追加

電子メールを配信するサーバ１は、各ユーザのための送信先として、ユーザが任意に決められる部分を持つ複数の送信先を受信する事ができ、伝送路からメールを受信すると、メール受け付け部３において、メールから送信アドレスを抽出し、それを処理内容記憶部２のテーブル２ａに記憶されているアドレスあるいはアドレスパターンと照合する。 - 特許庁

Plural transmitting destinations with parts which can be optionally decided by a user are received as the transmitting destinations for each user, when a mail is received from a transmission line, a transmitting address is extracted from the mail at a mail accepting part 3 and collected with an address or an address pattern stored in a table 2a of a processed contents storage part 2 by a server 1 to distribute an electronic mail.例文帳に追加

電子メールを配信するサーバ１は、各ユーザのための送信先として、ユーザが任意に決められる部分を持つ複数の送信先を受信する事ができ、伝送路からメールを受信すると、メール受け付け部３において、メールから送信アドレスを抽出し、それを処理内容記憶部２のテーブル２ａに記憶されているアドレスあるいはアドレスパターンと照合する。 - 特許庁

A digital virtual test system including a semiconductor simulation model and an LSI tester simulation model includes a determination means for comparing and determining whether an address signal for accessing a memory function model in the semiconductor simulation model accesses a predetermined address in an address range of the memory function model or not to detect a defect of a test pattern using the LSI tester or the LSI tester simulation model.例文帳に追加

半導体シミュレーションモデルとＬＳＩテスタシミュレーションモデルを含むデジタルヴァーチャルテストシステムにおいて、半導体シミュレーションモデルのメモリ機能モデルをアクセスするアドレス信号が、メモリ機能モデルのアドレス範囲のうち所定のアドレスをアクセスしたかどうかを比較判定する判定手段を設けてＬＳＩテスタまたはＬＳＩテスタシミュレーションモデルを使用したテストパターンの不備を検出する。 - 特許庁

A CPU 21 outputs a second level control signal VCT 1 and an address signal VA for a correction period, and a switching circuit 18 selects a test pattern signal V 16 (R, G, B) providing one measuring fixed image stored in a circuit 16, resulting that the measuring display section 3 displays a test pattern.例文帳に追加

補正期間において、ＣＰＵ２１は第２レベルの制御信号ＶＣＴ１及びアドレス信号ＶＡを出力し、切換回路１８は回路１６が保有する測定用固定１画面を与えるテストパターン信号Ｖ１６（Ｒ，Ｇ，Ｂ）を通し、その結果、テストパターンが測定用表示部３に表示される。 - 特許庁

An insufficient discharge pattern that does not cause discharge in at least a (n-1)th and a (n-2)th sub-fields in sequence but causes discharge in an n-th sub-field is detected from among an inputted image signal, and the width of a scan pulse is increased during the address period of the sub-field where the insufficient discharge pattern occurs.例文帳に追加

入力される映像信号から、少なくとも（ｎ−１）番目及び（ｎ−２）番目のサブフィールドで連続的に放電を起こさず、ｎ番目のサブフィール度で放電を起こす低放電パターンを検出し、低放電パターンが発生するサブフィールドのアドレス期間に走査パルス幅を増加させる。 - 特許庁

When instructed by the address monitoring part 51b to check data, a data determination part 51c, with a data pattern stored therein beforehand that may be transferred at the time of interrupt processing, compares the data received from the channel adapters 40-1 to 40-N with the data pattern, and determines whether there is an error occurrence.例文帳に追加

データ判定部５１ｃは、割り込み処理時に転送され得るデータのデータパターンをあらかじめ記憶しており、アドレス監視部５１ｂからデータチェックを指示されると、チャネルアダプタ４０−１〜Ｎから受信されたデータとデータパターンとを比較して、エラー発生の有無を判定する。 - 特許庁

A retrieval processing part 115 investigates whether condition transition is possible on the DFA 125 by the each record or not, so as to register a transition address and history information to a condition transition set 126, this processing herein before is repeated to find the pattern corresponding to the retrieval pattern 112, and outputs it as a retrieved result 116.例文帳に追加

検索処理部１１５は、各レコードによるＤＦＡ１２５上での状態遷移が可能かどうかを調べ、遷移先と履歴情報を状態遷移集合１２６に登録する処理を繰り返して、検索パターン１１２に対応するパターンを求め、検索結果１１６として出力する。 - 特許庁

The pattern generator for a semiconductor tester is equipped with a data conversion memory which stores state allotment information for converting a data signal into a multi-threshold value by an address signal, and a data selector circuit which selects an output of the data conversion memory by a data signal and outputs a data pattern.例文帳に追加

半導体試験装置のパターン発生器において、アドレス信号によりデータ信号を多しきい値に変換する状態割り当て情報を格納するデータ変換メモリと、データ信号により前記データ変換メモリの出力を選択してデータパターンを出力するデータ選択回路とを具備する。 - 特許庁

A circuit pattern including data pads and address pads of the first ROM chip 11 and a circuit pattern of a second ROM chip are same and a back surface of the first ROM chip 11 and a back surface of the second ROM chip are made opposite so that respective center lines A are coincident each other.例文帳に追加

上記第１のＲＯＭチップ１１のデータパッドおよびアドレスパッドを含む回路パターンと第２のＲＯＭチップの回路パターンとが同一であり、第１のＲＯＭチップ１１と第２のＲＯＭチップの裏面同士を互いの中心線Ａが一致するように向き合わせる。 - 特許庁

To provide a mold constituted so as to be brought into contact with the substrate of a heated recording medium under pressure to form a data pattern including servo data or address data to the substrate, capable of forming the precise data pattern and having good durability and peelability.例文帳に追加

加熱された記録媒体の基板に圧接することにより、前記基板へサーボ情報またはアドレス情報を含む情報パターンを形成する金型において、精密な情報パターンを形成することが可能で、また耐久性及び剥離性が良い金型を提供する。 - 特許庁

Since a series of data having continuous addresses are inversely inputted and outputted only when a predetermined address is designated, the logic pattern of approximation is inverted there and interrupted, so that continuous output of the logic of approximation can be prevented.例文帳に追加

アドレスが連続する一連のデータが、所定アドレス指定時のみ反転して入出力されるから、近似の論理パターンがそこで反転して途切れ、近似の論理が連続して出力されない。 - 特許庁

Also, a symbol in a range having interference of serial symbol data is converted into a parallel symbol by a serial/parallel converter 4, and applied to the ROM as an intermediate address AM, and a waveform area corresponding to a pattern column is selected.例文帳に追加

またシリアルなシンボルデータの干渉を与える範囲のシンボルがシリアル／パラレル変換器４でパラレル化され、中間アドレスＡＭとしてＲＯＭへ与えられ、パターン列対応の波形エリアが選択される。 - 特許庁

To provide an inspection circuit of an address decoder in which constitution for improving inspection efficiency by decreasing the input of a test pattern can be achieved more simply and without providing restriction for data setting.例文帳に追加

テストパターンの入力数をより少なくして検査効率を向上させる構成を、より簡単に且つテスト用のデータ設定に制約を設けることなく実現できるアドレスデコーダの検査回路を提供する。 - 特許庁

A second exclusive OR circuit 41 exclusively ORs the check bit read out of the memory 10 and a collate pattern related to the storage address in the memory at the time of reading data out of the memory 10.例文帳に追加

第２のエクスクルーシブオア回路４１は、メモリからのデータ読み出し時に、メモリから読み出した検査ビットとメモリ内での収容アドレスに関連する照合パターンの排他的論理和を生成する。 - 特許庁

And, other than the old yarn color code recording area 140, a recording area 150 of the new yarn color codes are provided, and the top address of the new yarn color code recording area is stored in a pattern new yarn color code header 115.例文帳に追加

又、旧糸色コード記録領域１４０の他に、新糸色コードの記録領域１５０を設け、新糸色コード記録領域の先頭アドレスを模様新糸色コードヘッダー１１５に格納する。 - 特許庁

A first exclusive OR circuit 40 exclusively ORs the parity code of data stored in a memory 10 and a monitor pattern related to the storage address inside the memory when writing data to the memory 10.例文帳に追加

第１のエクスクルーシブオア回路４０は、メモリへのデータ書き込み時に、メモリに収容されるデータのパリティ符号とメモリ内での収容アドレスに関連する監視パターンの排他的論理和を生成する。 - 特許庁

The memory controller includes a scramble pattern generation part, a scramble processing part, a logical and physical address conversion table, a memory interface, and a control circuit, wherein a physical page is managed by dividing it to a data part and a management part.例文帳に追加

メモリコントローラは、スクランブルパターン生成部と、スクランブル処理部と、論理物理アドレス変換テーブルと、メモリインターフェースと、制御回路とを備え、物理ページをセクターデータ部と管理部に分けて管理する。 - 特許庁

After power supply voltage drop completion in a power supply domain D113, the test control section 103 transmits a test pattern through the address/data bus 101 to the functional circuit block D109 and compares a result with an expected value.例文帳に追加

電源ドメインＤ１１３の電源電圧降圧完了後、テスト制御部１０３は、アドレス／データバス１０１を介して機能回路ブロックＤ１０９にテストパターンを送信し、その結果を期待値と比較する。 - 特許庁

When a laser beam is applied to form a graphic pattern on a disk 1, the system controller 14 records the address of the specified sector in a defect management area, and registers the sector as a defective sector.例文帳に追加

レーザ光を照射して、ディスク１上に図形パターンが形成されると、システムコントローラ１４は特定されたセクタのアドレスをディフェクト管理領域に記録して、当該セクタを欠陥セクタとして登録する。 - 特許庁

For example, when an entered destination has a specific pattern (an address denoted in a numeral in 4-digits succeeding to a symbol '#'), the facsimile terminal discriminates the transmission with the FTP and in other cases, the facsimile terminal discriminates the transmission with the SMTP.例文帳に追加

例えば、入力された宛先が特定のパターン（「＃」の後に４桁の数字で示されたアドレスが続くもの）を有する場合はＦＴＰ送信と判断し、それ以外はＳＭＴＰ送信と判断する。 - 特許庁

A cache table retrieving mechanism 130 retrieves the cache table when the packet is received and outputs the route in the entry where the pattern of the registered part to be compared coincides with the transmission destination address of the packet.例文帳に追加

マスク付きキャッシュテーブル検索機構130 は、パケット受信時、キャッシュテーブルを検索し、登録されている比較対象部分のパターンがパケットの送信先アドレスと一致するエントリ中の方路を出力する。 - 特許庁

Further, conventionally, as a connection test of a row address and a column address between a logic section and a memory is performed by an actual operation test of a whole LSI, a fault detecting rate of a circuit is low, but this test can be performed by a scan-test, and a test pattern having a high fault detecting rate of a circuit can be automatically made.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

Further, since conventionally the connection test has been conducted between the logic section and the line address, the column address in the whole LSI operation test resulted in low defect detection rate; however it can be conducted in a scan test and a test pattern which has a high detection rate of the circuit defects can be created automatically.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

When an address signal bit (A0-A19) and/or a data bit (DQ0-DQ15) are accessed in the prescribed pattern state by the prescribed number of times continuously, setting of a test mode can be performed, a test command indicating test operation contents are indicated by using an address signal bit and/or a data bit.例文帳に追加

アドレス信号ビット（Ａ０−Ａ１９）および／またはデータビット（ＤＱ０−ＤＱ１５）が所定のパターンの状態で所定回数連続的にアクセスされると、テストモードの設定が可能となり、テスト動作内容を指定するテストコマンドをアドレス信号ビットおよび／またはデータビットを用いてテスト内容を指定する。 - 特許庁

The VLC exchanger 24 replaces the VLC pattern data with MB bit stream input from a VLD device 22 only when the switching execution information is entered from the MB address counter 28, with that timing.例文帳に追加

ＶＬＣ交換器２４は、ＭＢアドレスカウンタ２３から交換実行情報が入力されたときのみ、そのタイミングで上記のＶＬＣパターンのデータを、ＶＬＤ器２２から入力されたＭＢのビットストリームと交換する。 - 特許庁

A CCD camera 3 as a photoelectric conversion means photographs a prescribed range of a pattern image displayed on a screen, and the photographing signal is digitized and stored in an address of an image memory 5 depending on a position of the image.例文帳に追加

光電変換手段としてのＣＣＤカメラ３は画面上に表示されたパターン画像の所定範囲を撮像し、撮像信号はディジタル化された後、イメージメモリ５に画像位置に応じたアドレスで記憶される。 - 特許庁

The associate data RAM 33 executes reading processing of reading the next state number and a pattern number every output of the address 122 from the CAM 20 in parallel to reading processing which is under execution.例文帳に追加

アソシエートデータＲＡＭ３３は、ＣＡＭ２０からアドレス１２２が出力される毎に、次の状態番号とパターン番号とを読み出すという読み出し処理を、既に実行している読み出し処理と並行して実行する。 - 特許庁

In the communication apparatus 100 for performing secondary modulation by OFDM, the pattern of a synchronizing signal associated with a reception side address is set in a sub-carrier modulating part 320 at transmission by a control part 110.例文帳に追加

ＯＦＤＭによる２次変調をおこなう通信装置１００は、送信時に、受信側のアドレスに対応づけられた同期信号のパターンが制御部１１０によってサブキャリア変調部３２０に設定される。 - 特許庁

It not only converts the address setting switch 61 into a fixed setting pattern but also operation switches S1-S6 for processing the terminal function as an operational state into a function setting mode by plugging in the equipment body.例文帳に追加

アドレス設定スイッチ６１を所定の設定パターンとするとともに、端末機能の処理等のための操作用スイッチＳ１〜Ｓ６を操作状態として機器本体の電源投入を行って機能設定モードとする。 - 特許庁

And an external command of the discriminating circuit 31 is a mode register set command, the circuit 31 discriminates whether an illegal pattern of a normal operation test mode of external memory address signals A0-An is inputted or not, and outputs a discrimination signal SGX.例文帳に追加

そして、判定回路３１は、外部コマンドがモードレジスタセットコマンドであって、外部メモリアドレス信号A0〜Anが通常動作テストモードのイリーガルパターンが入力されたか否か判定して、判定信号SGXを出力する。 - 特許庁