「address pattern」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Consequently, when a full-white pattern is displayed, the voltage of the external capacitor rises up to an address voltage and the power recovering operation automatically stops.例文帳に追加

その結果，フルホワイトパターンが表示される場合に外部キャパシタの電圧がアドレス電圧まで増加して電力回収動作が自動的に停止する。 - 特許庁

To increase a recording capacity by obtaining sector information such as a sector address by using a synchronizing pattern or the like recorded and formed beforehand in a servo area.例文帳に追加

サーボ領域に予め記録形成されている同期パターン等を用いてセクタアドレス等のセクタ情報を得ることにより、記録容量の増大を図る。 - 特許庁

In a terminal 1 for a hot-wire sensor, individual controlling addresses, pattern controlling addresses and group controlling addresses are stored in an address storage part 5 so as to be optionally selected.例文帳に追加

熱線センサ用端末器１では、個別制御用アドレス、パターン制御用アドレス並びにグループ制御用アドレスがアドレス記憶部５に選択自在に記憶される。 - 特許庁

A group of address information is displayed in an order preliminarily registered as the order in this user biological state in a list item order pattern DB.例文帳に追加

そして、予めリスト項目順番パターンＤＢそのユーザ生体状態での順番として登録されている順番でアドレス情報のグループが表示される。 - 特許庁

An address included in the readout input pattern data IP is transferred to a semiconductor memory 10 and descramble processing is performed in a security circuit 11.例文帳に追加

読み出された入力パターンデータＩＰに含まれるアドレスは、半導体メモリ１０に転送され、セキュリティ回路１１においてデスクランブル処理される。 - 特許庁

When the user ID and the IP address match with the printable conditions, a print data generating part superimposes the job data on the woven-pattern image to generate print data.例文帳に追加

ユーザＩＤ及びＩＰアドレスが印刷可能条件と一致したとき、印刷データ生成部は、ジョブデータと地紋画像を重ね合わせて印刷データを生成する。 - 特許庁

In the semiconductor testing device, an algorithmic pattern generator has an address generation part and a scrambler, which has a plurality of the scramble memory.例文帳に追加

半導体試験装置であって、アルゴリズミックパターン発生器はアドレス発生部とスクランブラを有し、該スクランブラは複数のスクランブルメモリを有することを特徴とする。 - 特許庁

A section data segmentation circuit 41 sequentially segments partial data from the input data and imparts an address corresponding to a value of the segmented partial data to the pattern memory 43.例文帳に追加

セクションデータ切り出し回路４１は、入力データから部分データを順次切り出し、切り出した部分データの値に対応するアドレスをパターンメモリ４３に与える。 - 特許庁

The apparatus includes a timing control unit to vary a length of the sustain period according to a data pattern associated with at least one address electrode.例文帳に追加

前記装置は、少なくとも一つのアドレス電極に係ったデータパターンによって維持期間の長さを変化させるためのタイミングコントロール部を備える。 - 特許庁

After connection processing to the set address is finished, the 'display pattern during connection' is released, the operation switches are returned to a stationary mode in which switch original operation functions are available.例文帳に追加

設定された宛先への接続処理が終了後は、『接続中表示パターン』を解除し、スイッチ本来の動作機能が行なえる定常モードに戻す。 - 特許庁

Concretely itemization is made by classifying the personality pattern on the basis of a variety of factors such as address, name, date of birth, blood type, etc., and on the basis of the given personality pattern, a necessary and proper information providing is conducted.例文帳に追加

具体的には、住所、氏名、生年月日、血液型などの多様な要素から個性類型を分類することで細分化を行ない、その個性類型に基づいて、必要かつ適正な情報提供を行なう。 - 特許庁

A pattern 13 being cut is formed on a first layer 1a of the substrate 1 having a layer structure, and an address is written directly by cutting the wiring 11 between lands of the pattern 13 being cut by high voltage power 15.例文帳に追加

層構造の基板１の第１層１ａに切断対象パターン１３を形成し、前記切断対象パターン１３のランド間の配線１１を高圧電源１５で切断することで直接アドレスを書込む。 - 特許庁

The IC tester is characterized in that it has one or more index counter for counting the number of times of looping an instruction, more than one pattern generating sequencer providing an address exclusively to the pattern memory based on the instruction, a section for selecting the index counter of a pattern generating sequencer providing an address among these pattern generators, and a section for storing the count of an index counter thus selected.例文帳に追加

本装置は、命令のループ回数をカウントする少なくとも１以上のインデックスカウンタを設け、命令に基づいて、パターンメモリにアドレスを排他的に与える少なくとも２以上のパターン発生シーケンサと、これらのパターン発生シーケンサの内、アドレスを与えているパターン発生シーケンサのインデックスカウンタを選択する選択部と、この選択部が選択したインデックスカウンタのカウント値を格納するインデックス格納部とを有することを特徴とする装置である。 - 特許庁

The printer 2 uses the public key to encrypt its own address information and creates apparatus information recording piece 5 printed out as a geometric pattern code 51 of the encrypted address information and gives the piece 5 to the scanner 1 (S12, S13).例文帳に追加

プリンタ２では、自身のアドレス情報をその公開鍵を用いて暗号化し、その暗号化アドレス情報を幾何学模様コード５１として印刷した機器情報記録片５を作成して、それをスキャナ１側に渡す（Ｓ１２，Ｓ１３）。 - 特許庁

A sequence control part 10 performs the control to stop the test to the block, when the address outputted from a pattern generating part 11 is included in the block specified by the block address stored in the bad block determining part 15.例文帳に追加

シーケンス制御部１０は、パターン発生部１１から出力されるアドレスがバッドブロック判定部１５に記憶されているブロックアドレスで特定されるブロックに含まれる場合には、そのブロックに対する試験を中止する制御を行う。 - 特許庁

To provide a semiconductor storage device capable of rapidly and accurately specifying a fault address position of a physical memory cell from fault address information and a method for manufacturing the same, and to provide an optical recognition pattern and a method for using the same.例文帳に追加

不良アドレス情報から物理的なメモリセルの不良アドレス位置を迅速かつ正確に特定することのできる半導体記憶装置及びその製造方法及び光学認識パターン及びその使用方法を提供する。 - 特許庁

When the address of a pixel under consideration is designated, the memory controller 7 automatically generates an address corresponding to the filter processing based on the registered pattern to the image memory 3, and burst transfers picture data to be used for the filter processing read form the image memory 3 according to its access based on the registered pattern to a system bus 5.例文帳に追加

注目画素のアドレスが指定されると、メモリコントローラ７は、画像メモリ３に対して、登録パターンに基づいて、フィルタ処理に応じたアドレスを自動的に発生し、一方で、システムバス５に対して、登録パターンに基づくアクセスにより画像メモリ３から読み出したフィルタ処理に使用する画像データをバースト転送する。 - 特許庁

At the time of writing data, the exclusive OR of the parity code of input data and the monitor pattern related to the memory address is written in the memory as the bit for check and at the time of reading data, the exclusive OR of the check bit read out of the memory and the collate pattern related to the memory address is used as the parity bit for performing the parity check.例文帳に追加

データ書き込み時に入力データのパリティ符号とメモリアドレスに関連する監視パターンとの排他的論理和を監査用ビットとしてメモリに書き込み、データ読み出し時にメモリから読み出した検査ビットとモリアドレスに関連する照合パターンとの排他的論理和をパリティビットとしてパリティ検査を行う。 - 特許庁

After a prescribed time elapsed, values of a special pattern process flags are read out by referring to the data (address of the special pattern process flags) stored in set region of the special pattern process flags that has been set, on the state table for recovery, and the game state is made to return to the state shown by the value.例文帳に追加

所定時間が経過すると、復帰用状態テーブルに設定されている特別図柄プロセスフラグ設定領域に格納されているデータ（特別図柄プロセスフラグのアドレス）を参照して特別図柄プロセスフラグの値を読み出し、その値が示す状態に遊技状態を復帰させる。 - 特許庁

A pattern switch unit 15 inputs fixed pattern bits generated by a fixed pattern number generator 14 to an exclusive OR unit 12 based on the address information of the position, where watermark embedment data should be embedded from an embedment position specifying unit 16.例文帳に追加

パターン切替器１５は、埋め込み位置特定器１６からの、透かし埋め込みデータを埋め込む位置のアドレス情報をもとに、情報を埋め込むアドレスに達したときに、固定パターン数発生器１４により発生された固定パターンビットを排他的論理和器１２に入力する。 - 特許庁

When an address electrode pattern is formed on a back substrate 1 of a PDP, the surface temperature of the back substrate 1 is so kept as to be set above 60°C, and an address electrode material layer 2A containing, as a main constituent, Al used as a material of address electrodes 2 is formed on the back substrate 1 by an appropriate technique.例文帳に追加

ＰＤＰの背面基板１上にアドレス電極パターンを形成するに当り、背面基板１の表面温度が６０℃以上となる状態に保持して、適切な手法にて背面基板１上にアドレス電極２の材料となるＡｌを主成分とするアドレス電極材料層２Ａを形成する。 - 特許庁

Further, it has an extension address input pin to input the extension address to allow the operation of the semiconductor memory, a logic circuit to enable/disable reading/writing in the inner memory circuit depending on the pattern of the inputted extension address, and a set-up circuit to set up the logical contents in the logic circuit.例文帳に追加

また、半導体メモリに動作許可を与えるための拡張アドレスを入力する拡張アドレス入力ピンと、入力された拡張アドレスのパターンに応じて内部の記憶回路へのリード・ライトを許可・非許可に制御する論理回路と、この論理回路の論理の内容を設定する設定回路とを備えている。 - 特許庁

This semiconductor device according to one embodiment includes: a plurality of test elements formed in an array pattern on a semiconductor substrate; an address signal generating part for generating an address signal in response to the respective test elements; and a digital-analog converter for converting the address signal into an analog signal for outputting.例文帳に追加

本発明の一態様は、半導体基板上にアレイ状に形成された複数のテスト素子と、各々の前記テスト素子に対応するアドレス信号を生成するアドレス信号生成部と、前記アドレス信号をアナログ信号に変換して出力するデジタルアナログコンバータとを備える半導体装置である。 - 特許庁

A storage address table where storage destination specifying data (data for specifying storage area to perform storage) are made to correspond to a table address is stored inside the ROM of the arithmetic processor of a game controller and a normal pattern specifying pointer obtained at random from a normal pattern specifying pointer random generation area is storage- processed by making it correspond to the storage are through the storage address table.例文帳に追加

遊技制御装置２０の演算処理装置２１のＲＯＭ２１Ａ内に、テーブルアドレスに格納先指定データ（格納がなされるべき格納領域を指定するデータ）を対応づけた格納アドレステーブルを記憶しておくとともに、普通図柄してポインタランダム生成領域からランダムに取得された普通図柄指定ポインタを、格納アドレステーブルを介して格納領域に対応させることにより、格納処理する。 - 特許庁

When a test is started, a control means 110 generates a timing signal for generating a test pattern signal according to set information and generates the address designation signal of the test pattern memory means 130 every cycle period.例文帳に追加

試験が開始されると、制御手段１１０は、設定情報に従ってテストパターン信号を生成するタイミング信号を発生するとともに、サイクル周期毎にテストパターン記憶手段１３０のアドレス指定信号を発生する。 - 特許庁

This substrate 10 for the analysis used for the analysis for the cause of the substrate crack is provided with a panel part 201 formed with a circuit pattern for an active matrix substrate on a glass substrate 1, and a corner cut (original point address pattern) 203.例文帳に追加

この基板割れ原因の解析に用いられる解析用基板１０は、ガラス基板１上にアクティブマトリックス基板用の回路パターンが形成されるパネル部２０１と、コーナカット（原点アドレスパターン）２０３とが設けられている。 - 特許庁

To solve a problem that when transmitting a test pattern from an LSI tester in the LSI tester or an LSI tester simulation model, which range of an address area in a DUT memory is accessed can not be known and a defect of the test pattern cannot be previously detected.例文帳に追加

ＬＳＩテスタ又はＬＳＩテスタシミュレーションモデルでは、ＬＳＩテスタ側からテストパターンを送信する際に、ＤＵＴメモリのどの範囲のアドレス領域をアクセスしたかを知ることはできず、テストパターンの不備を事前に検出できない。 - 特許庁

In the case that the clusters become non-continuous as the result of the editing, the recording signal processing part 14 records the editing pattern identification information identifying an editing pattern and a succeeding cluster address specifying a succeeding cluster as the cluster management information.例文帳に追加

編集の結果、クラスタが不連続となる場合、記録信号処理部１４は、クラスタ管理情報として、編集パターンを識別する編集パターン識別情報と、後続するクラスタを特定する後続クラスタアドレスを記録する。 - 特許庁

An address to be sent upon inputting a human body detection signal and an address to be sent when prescribed operation holding time has elapsed can be optionally selected from these individual controlling addresses, pattern controlling addresses and group controlling addresses.例文帳に追加

また、人体検出信号の入力時に送出するアドレス並びに所定の動作保持時間が経過した時に送出するアドレスを、前記個別制御用アドレス、パターン制御用アドレス並びにグループ制御用アドレスの中から任意に選択可能としてある。 - 特許庁

Address values are generated in the address generating part 540, resting on transposition patterns stored in the transposition pattern storage 530 and used for de-interleave processing and constellation numbers stored in the control 560 to indicate de-constellation rearrangement processing methods.例文帳に追加

入れ替えパターン記憶部５３０に格納されたデインターリーブ処理に使用する入れ替えパターンと制御部５６０に格納されたデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号とに基づき、アドレス生成部５４０においてアドレス値を生成する。 - 特許庁

In other words, the shift which may largely affect a deterioration in picture quality is reduced by simple structure and control (the address change of the dot pattern address) although a highly precise correction is not given, thus the present embodiment can be an effective means.例文帳に追加

言い換えれば、高精度な補正にはならないが、簡単な構成、制御（ドットパターンアドレスのアドレス変更）によって、画質の低下に大きく影響を及ぼすずれを軽減することができるため、本実施の形態は有効な手段ということができる。 - 特許庁

The main controller (main control CPU) of a pachinko machine acquires a MODE value from a variation pattern address selection table on the basis of a ready-to-win determination random number (step S502).例文帳に追加

パチンコ機の主制御装置（主制御ＣＰＵ）は、リーチ決定乱数に基づいて変動パターンアドレス選択テーブルからＭＯＤＥ値を取得する（ステップＳ５０２）。 - 特許庁

When an access request is inputted to an address conversion part 2, an access pattern storage part 7 stores the number of the page requested to be accessed, the access frequency, and a history of page number differences.例文帳に追加

アドレス変換部２にアクセス要求が入力されると、アクセスパターン蓄積部７はアクセス要求のあったページ番号、アクセス回数、ページ番号差分の履歴を蓄積する。 - 特許庁

The logic circuit block outputs the address signals (Fh) with a first bit pattern for a period TB, other than a data valid period TA, when a valid data signal is output.例文帳に追加

ロジック回路ブロックは、有効なデータ信号が出力されるデータ有効期間ＴＡ以外の期間ＴＢにおいて、第１のビットパターンのアドレス信号（Ｆｈ）を出力する。 - 特許庁

A message to urge to exchange the light source and an address or the like to contact with the installation trader of the projection device can be set as a pattern set on the mask 135.例文帳に追加

情報マスク１３５に設定されるパターンとしては、光源の交換を促すメッセージや、プロジェクション装置の設置業者の連絡先等などが可能である。 - 特許庁

A reading-out part 118 supplies an address signal to a waveform memory 120 at a period of the divided clock signal 144, and reads out a pattern data from the waveform memory 120 into the DAC 130.例文帳に追加

読出部１１８は、分周クロック信号１４４の周期でアドレス信号を波形メモリ１２０に供給し、波形メモリ１２０からパターンデータをＤＡＣ１３０に読み出す。 - 特許庁

A data sequence to be processed stored in a first data storing means 301 is normalized by a normalizing means 303, and the normalized data sequence is written in a second data storing means 302 according to an output destination address value generated by an address generating means 305 by using an exchange pattern stored in an exchange pattern storing means 304.例文帳に追加

第１データ記憶手段３０１に記憶された処理対象のデータ系列を正規化手段３０３で正規化し、正規化したデータ系列を、入れ替えパターン記憶手段３０４に記憶された入れ替えパターンを用いてアドレス生成手段３０５で生成された出力先アドレス値に従って第２データ記憶手段３０２に書き込む。 - 特許庁

The circuit 124 sets up the data pattern of diagnosis testing data in each of an address output register 115, a data output register 117 and a bus control output register 119 and instructs the output of the data pattern to respective buses 101 to 103.例文帳に追加

バスインターフェース制御回路１２４は診断試験用データのデータパターンをアドレス出力レジスタ１１５と、データ出力レジスタ１１７と、バス制御出力レジスタ１１９とのそれぞれにセットし、各バス１０１，１０２，１０３への出力を指示する。 - 特許庁

When a test pattern is applied to a memory 101 after relieving processing from a test pattern generating section 105, a data input value is converted utilizing defective address information of a fail information storing section 108 in which fail information of a memory at a wafer test.例文帳に追加

テストパターン生成部１０５からテストパターンを救済処理後のメモリ１０１に印加する際に、ウエハテスト時のメモリのフェイル情報を格納したフェイル情報格納部１０８の不良アドレス情報を利用し、データ入力値を変換する。 - 特許庁

The servo writing method has a first process for recording a base servo pattern including address codes and servo burst signals in a track pitch unit for a self servo writing method, and a second process for recording servo pattern for driving which is a spiral servo pattern on the disk medium by using the base servo pattern according to the self servo writing function of the disk drive.例文帳に追加

セルフサーボ書込み方法において、アドレスコード及びサーボバースト信号を含むベースサーボパターンを、トラックピッチ単位でディスク媒体上に記録する第１のプロセスと、ディスクドライブのセルフサーボ書込み機能により、前記ベースサーボパターンを使用して、前記ディスク媒体上にスパイラルサーボパターンであるドライブ用サーボパターンを記録する第２のプロセスとを有するサーボ書込み方法である。 - 特許庁

The plasma display device 10 contains a first substrate 11; address electrodes 12 formed in the specified pattern on the top surface of the first substrate 11; and a first dielectric layer 13 formed on the first substrate 11 and for burying the address electrodes 12.例文帳に追加

プラズマ表示装置１０は、第１基板１１と、この第１基板１１の上面に所定のパターンで形成されたアドレス電極１２と、この第１基板１１上に形成されて前記アドレス電極１２を埋込む第１誘電体層１３とを含む。 - 特許庁

Before the post-processing test of a flash memory 1 is performed, data of chip codes stored in each flash memory 1, defective block information, etc. are stored in each memory 30 while using pattern data as address data.例文帳に追加

フラッシュメモリ１の後工程試験を行う前に、各メモリ３０は、パターンデータをアドレスデータとして用いて、各フラッシュメモリ１に記憶されたチップコード、不良ブロック情報等のデータを記憶する。 - 特許庁

An adhesive part 8 having a geometrical pattern and a non-adhesive part 9 are alternately formed at a character information part such as a character or a graphic such as an address 4 on one surface of a light transmissive film sheet 1.例文帳に追加

光透過性のフィルムシート１の一面の宛て名４などの文字や図形などの文字情報部に幾何学模様の接着剤部８と非接着剤部９を交互に形成する。 - 特許庁

The path search of source IP address of communication packet is commanded to a traceroute transmitting mechanism 5 through a path monitoring mechanism 4 when detecting communication packet correspond to a detecting pattern definition 2.例文帳に追加

「検知パターン定義２」に一致する通信パケットを検知した場合「経路監視機構４」を介して「トレースルート発信機構５」に通信パケットの送信元ＩＰアドレスの経路探査を指令する。 - 特許庁

In a programmable display 10, a character pattern data readout section 21 retrieves the header portion of a storage section 23 based on a font name "Mincho" and acquires the top address of the Mincho font.例文帳に追加

プログラマブル表示器１０においては、文字パターンデータ読出部２１が、フォント名「明朝」に基づいて、記憶部２３のヘッダ部分を検索し、明朝フォントの先頭アドレスを取得する。 - 特許庁