「address register」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The command/address register buffer 400 buffers a command/address signal, and generates a control signal.例文帳に追加

コマンド／アドレスレジスタバッファ４００は、コマンド／アドレス信号をバッファリングするとともに、コントロール信号を生成する。 - 特許庁

The buffer preferably has a bit length longer than an address boundary in an address of a memory or a register.例文帳に追加

バッファは、メモリまたはレジスタのアドレス中のアドレス境界よりも長いビット長を有することが好ましい。 - 特許庁

An increment circuit 130 adds a specific value to the address signal 190 outputted from an address register 120.例文帳に追加

インクリメント回路１３０は，アドレスレジスタ１２０から出力されるアドレス信号１９０に対して所定値を加算する。 - 特許庁

To quickly register a node address in a small table area and to quickly retrieve the node address without using an MPU or a dedicated IC.例文帳に追加

MPUや専用ICを使用することなく、少ないテーブル領域に高速にノードアドレスを登録し、高速にノードアドレスを検索することを目的とする。 - 特許庁

The address generating circuit is provided with a register unit capable of holding address information corresponding to the variable length code so as to rewrite it.例文帳に追加

アドレス発生回路は、可変長符号に応ずるアドレス情報を書換え可能に保持することができるレジスタユニットを備える。 - 特許庁

The temporary storing is conducted before transferring byte information to assigned address registers to register the address.例文帳に追加

この一時格納は、アドレスを登録するために割り当てられたアドレスレジスタにバイト情報を転送する前に行われる。 - 特許庁

The circuit adopts a method where a write address register 16 and an adder 17 are combined and the write address is increased by 32+1 each.例文帳に追加

書き込みアドレスレジスタ１６と加算器１７を組み合わせ、書き込みアドレスが３２＋１づつ増加する方法をとる。 - 特許庁

When an ECC (error checking & correction) error is detected at the time of writing and reading, a column address where the error occurs is stored in the defective address register 53.例文帳に追加

そして、書き込み時や読み出し時にＥＣＣエラーが検出されるとエラーのあったカラムアドレスを不良アドレスレジスタ５３に格納する。 - 特許庁

To register a mail address of electronic mail, which is received by a mobile device, on an address book of the mobile device through simple operation.例文帳に追加

移動機で受信した電子メールのメールアドレスを、移動機のアドレス帳に簡易な操作で登録できるようにすること。 - 特許庁

Selection information for selecting a first or second physical address generation logic is set in an address mode register 3-1.例文帳に追加

アドレスモードレジスタ3-1には、第１或いは第２の物理アドレス生成論理を選択する選択情報が設定されている。 - 特許庁

In such a case, the address of the program area stored in the RAM 7 is stored in an emulation address register 11.例文帳に追加

この時、ＲＡＭ７に格納されたプログラム領域のアドレスはエミュレーションアドレスレジスタ１１に格納される。 - 特許庁

Address data are inputted to an address register 13 through a pad 11 and an input buffer 12 and used to read and write a memory core 22.例文帳に追加

アドレスデータはパッド、入力バッファを通してアドレスレジスタに取り込まれ、メモリコアのリード、ライト動作に使用される。 - 特許庁

To register a correct address as the address of an e-mail transmitted by a network image processor.例文帳に追加

ネットワーク画像処理装置が送信する電子メールの宛先として、正しい宛先を登録できるようにする。 - 特許庁

In a serial address register 81, an address for which it is required to secure the access order is stored.例文帳に追加

シリアル・アドレス・レジスタ８１に、アクセス順序を保障する必要のあるアドレスを格納する。 - 特許庁

A transfer circuit 12 transfers a write inhibition address stored in a ROM 13A to an address register 141.例文帳に追加

転送回路１２は、ＲＯＭ１３Ａに格納された書込み禁止アドレスをアドレスレジスタ１４１に転送する。 - 特許庁

A data sending/receiving part 6 sets in an address register 11 an address ADR given from a debugging device, and outputs a set signal SET.例文帳に追加

データ送受信部６は、デバッグ装置から与えられたアドレスＡＤＲをアドレスレジスタ１１にセットし、セット信号ＳＥＴを出力する。 - 特許庁

A current bus address 500 inputted as the reading origin of data is converted into a real memory address 506 on the basis of a start address 503 preliminarily stored in a start address register 1131 and a start address 504 on a real memory stored in a start address register 1132, and the look-ahead of the data is executed from the memory on the basis of the converted real memory address 506.例文帳に追加

データの読み出し元として入力された現在のバスアドレス５００を、予め開始アドレスレジスタ１１３１に記憶している開始アドレス５０３と開始アドレスレジスタ１１３２が記憶している実メモリ上の開始アドレス５０４に基づいて、実メモリアドレス５０６に変換し、変換した実メモリアドレス５０６に基づいてメモリからデータの先読みを行う。 - 特許庁

An initial address register 13 for holding a transfer destination address as an initial address is provided and data are written in an input data register 11 to which a unique address is assigned, so that the written data can be put together into a data block of previously set transfer destination data size.例文帳に追加

転送先アドレスを初期アドレスとして保持するための初期アドレスレジスタ１３を設け、ユニークなアドレスが割り当てられた入力データレジスタ１１へのデータ書き込みにより、書き込まれたデータを予め設定された転送先データサイズのデータブロックにまとめる。 - 特許庁

The address supplied from a CPU 2 and the address stored in the serial address register 81 are compared by a serial address comparator 82.例文帳に追加

ＣＰＵ２から供給されたアドレスと、シリアル・アドレス・レジスタ８１に格納されているアドレスとを、シリアル・アドレス比較器８２により比較する。 - 特許庁

The toggle output circuit 15 alternately outputs a latch signal for latching the contents of an address register 13 for designating the reading address of the flash memory 11 to an address latch circuit 14a and an address latch circuit 14b.例文帳に追加

トグル出力回路１５は、フラッシュメモリ１１の読み出しアドレスを指定するアドレスレジスタ１３の内容をラッチするラッチ信号をアドレスラッチ回路１４ａとアドレスラッチ回路１４ｂとに交互に出力する。 - 特許庁

To provide an address recognition device which can register correct address information with an address and name database even if an OCR incorrectly reads address information.例文帳に追加

住所認識装置において、ＯＣＲが住所情報を読み間違えた場合にも、正しい住所情報を住所姓名データベースに登録し得るようにする。 - 特許庁

The address selection part selects the received logic address or a spare block address received from the defective block mapping register part as a physical address and output it to the memory cell array part.例文帳に追加

アドレス選択部は、受信された論理的アドレス又は不良ブロックマッピングレジスター部から受信される予備ブロックアドレスを物理的アドレスとして選択してメモリセルアレイ部に出力する。 - 特許庁

When the address belongs to the range and the output data do not match with the expected value, the fault address register 5 stops the operations of the address generator and records the address.例文帳に追加

このとき、故障アドレスレジスタ５は、その範囲にアドレスが属し、かつ、出力データが期待値に一致しないときに、アドレス生成器の動作を停止させ、アドレスを記録する。 - 特許庁

When a user desires to additionally register the mail address of a received mail in the existing address book, the user selects additional registration (step A3) and selects one address book from among the existing address book (step A4).例文帳に追加

使用者が受信メールのメールアドレスを既存のアドレス帳に追加登録したい場合、追加登録を選択して（ステップＡ３）既存アドレス帳より１つのアドレス帳を選択する（ステップＡ４）。 - 特許庁

An information processor adds a register value when executing the instruction to an address of a memory designated by the memory access instruction to expand the address (an expansion address), and executes memory access by use of the expansion address.例文帳に追加

メモリアクセス命令に指定されるメモリのアドレスに、当該命令実行時のレジスタ値を付加してアドレスを拡張（拡張アドレス）し、この拡張アドレスを用いてメモリアクセスを実施する。 - 特許庁

An address controller 32 generates addresses on an image memory 3 by reading an address from a starting address register 31, making the address as an initial value and successively incrementing for a prescribed value.例文帳に追加

アドレスコントローラ３２は、開始アドレスレジスタ３１からアドレスを読み出し、そのアドレスを初期値として所定の値だけ順次インクリメントすることにより、画像メモリ３上のアドレスを生成する。 - 特許庁

An address control section 3 stores this calculated address to an address register 2 and read the MPEG data from the calculated address and stores them to a buffer 4.例文帳に追加

アドレス制御部３はこの計算アドレスをアドレスレジスタ２に格納して計算アドレスにＭＰＥＧビデオデータを読み出しバッファ４に格納する。 - 特許庁

Accordingly, even if the first user does not register the e-mail address of the second user in the address book 122 himself/herself, the e-mail address of the second user can be registered in the address book 122.例文帳に追加

これにより、第１ユーザ自らが、第２ユーザの電子メールアドレスを住所録１２２に登録しなくても、第２ユーザの電子メールアドレスを住所録１２２に登録できる。 - 特許庁

When writing of the image data into a region designated by the writing start address is completed, the writing start address is updated, and also, the writing start address before the update is set to the reading-out start address register 30.例文帳に追加

書き込み開始アドレスにより指定される領域への画像データの書き込みが完了したとき、書き込み開始アドレスを更新すると共に、更新前の書き込み開始アドレスを読み出し開始アドレスレジスタ３０に設定する。 - 特許庁

A start address storage register 2 stores a CPU address 31 from a CPU 1 in response to an address start signal 51, and outputs the same as a start address 32.例文帳に追加

開始アドレス格納レジスタ２は、ＣＰＵ１からのＣＰＵアドレス３１をアドレス開始信号５１に応答して格納し、開始アドレス３２として出力する。 - 特許庁

An address and a write command of a memory cell in which error data is stored by an address/command generator are generated based on the error detection signal, and the address is held in a fail address register 40.例文帳に追加

誤り検出信号に基づいて、アドレス／コマンドジェネレータ２２により誤りデータが記憶されたメモリセルのアドレスとライトコマンドが生成され、前記アドレスはフェイルアドレスレジスタ４０に保持される。 - 特許庁

An interruption mode 2 is provided to indicate an interruption address by an address synthesized from a value (1 byte) of a specified register (I register) and an interruption vector (1 byte) outputted from any built-in device.例文帳に追加

割込モード２は、ＣＰＵの特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト）から合成されるアドレスが、割込番地を示すモードである。 - 特許庁

When the address signal coincides with contents held by the register 12, the instruction code of the address is outputted to the bus 5 not from a main storage device 2 but from the register 15.例文帳に追加

そして、アドレス信号がアドレスレジスタ１２の保持内容に一致すると、主記憶装置２ではなく命令レジスタ１５からそのアドレスの命令コードが命令用データバス５に出力される。 - 特許庁

This device is provided with a register 209 storing data of the maximum address +1 of a memory and an output selector 210 selecting either of output of the even numbered address block 201 or output of the register 209.例文帳に追加

メモリの最大アドレス＋１のデータを格納するレジスタ２０９を設け、偶数アドレスブロック２０１の出力とレジスタ２０９の出力のどちらかを選択する出力セレクタ２１０を設ける。 - 特許庁

A bus I/F (Interface) 16 refers to the SDRAM address allocation register 18 and the buffer SRAM address allocation register 17, and stores data read from the SDRAM 5 into the buffer SRAM 15.例文帳に追加

バスＩ／Ｆ１６は、ＳＤＲＡＭアドレス割付けレジスタ１８およびバッファＳＲＡＭアドレス割付けレジスタ１７を参照してＳＤＲＡＭ５から読み出したデータをバッファＳＲＡＭ１５に格納する。 - 特許庁

When the period of input output clock is not stable, period data of a re-sampling period address register 23 are updated and a reading address is formed by supplying the output of the register 23 to a cumulative adding circuit 24.例文帳に追加

入出力クロックの周期が安定していないときには、再標本化周期アドレスレジスタ２３の周期データを更新するとともに、レジスタ２３の出力を累積加算回路２４に供給して読み出しアドレスを形成する。 - 特許庁

To provide a video coding system capable of obtaining the same judged result data as data on an address original register for keyed result data which are not matched with the address original register data.例文帳に追加

住所原簿データと一致しない打鍵結果データについて、住所原簿上のデータと同一の判定結果データを得ることができることが可能なビデオコーディングシステムを提供する。 - 特許庁

The address of transmitting candidate data in which priority level of the value stored in the register 31 is the highest when final addressing is stored in a transmitting candidate address register 35.例文帳に追加

最終アドレス際にレジスタ３１に格納されている値が優先順位の最も高い送信候補データのアドレスを送信候補アドレスレジスタ３５に格納する。 - 特許庁

The comparator 22 detects a read operation which is from the same address as the value of the register 26 and is not fetch and rewrites the value of the register 25 to the value of the signal ADDRESS when the next write operation comes according to this detection.例文帳に追加

比較器２２は、レジスタ２６の値と同じアドレスからのフェッチではない読み出し動作を検出し、この検出により、次の書き込み動作のときに、レジスタ２５の値はアドレス信号ＡＤＤＲＥＳＳの値に書き換えられる。 - 特許庁

The comparison result between the address information output from the micro processor (20) and the address information stored in the first register (13) is stored in the second register (17).例文帳に追加

上記マイクロプロセッサから出力されるアドレス情報と、上記第１レジスタに保持されているアドレス情報との比較結果が第２レジスタに保持される。 - 特許庁

A data erase operation is sequence-controlled by an erase control circuit R on the basis of an erase command flag which is fetched into a command register 4 and on the basis of an address which is fetched into an address register 5.例文帳に追加

データ消去は、コマンドレジスタ４に取り込まれる消去コマンドフラグと、アドレスレジスタ５に取り込まれるアドレスに基づいて、消去制御回路８によりシーケンス制御される。 - 特許庁

The MAPRAM is configured by two-ports, and for one port, the instruction read by the register (IR0) is used as a mapping address, and for the other port, the operand of the register (IR1) is used as a mapping address.例文帳に追加

ＭＡＰＲＡＭを２ポート構成とし、一方のポートはレジスタ（ＩＲ０）にリードされたインストラクションをマッピングアドレスとし、他方のポートをレジスタ（ＩＲ１）のオペランドをマッピングアドレスとして切り替えることも含む。 - 特許庁

A logical block address: 7FF(H) is set to a register 403, and a maximum physical block address assignment command AA(H) is written in a "command" to rewrite data in the register 403 into 7FF(H).例文帳に追加

レジスタ４０３に論理ブロックアドレス：７ＦＦ（Ｈ）を設定して、最大物理ブロックアドレス指定コマンドＡＡ（Ｈ）を「ｃｏｍｍａｎｄ」に書き込むことで、レジスタ４０３内のデータが７ＦＦ（Ｈ）に書き換えられる。 - 特許庁

Addresses of a user management area 3 in a main memory 1 are defined as one memory ownership area by an address definition register 6, and an OS is managed by a virtual address definition register 7.例文帳に追加

メインメモリ内１のユーザー管理領域３のアドレスは、アドレス定義レジスタ６によって１つのメモリ所有権領域として定義されており、ＯＳは仮想アドレス定義レジスタ７によって管理されている。 - 特許庁

A break address and a break instruction are set in an address register 12 and an instruction register 15 respectively from a data bus 4 through selectors 11 and 14 in the case of performing debugging.例文帳に追加

デバッグ時には、データバス４からセレクタ１１，１４を介してアドレスレジスタ１２及び命令レジスタ１５に、それぞれブレークアドレス及びブレーク命令が設定される。 - 特許庁