「arithmetic data」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Frames A, B are stored separately in built-in memories 1-8 and simultaneously reading pixel data used for arithmetic processing and by applying arithmetic operations to the read pixel data, the processing time is made short.例文帳に追加

フレームＡ，Ｂを、複数の内蔵メモリ１〜８に分割して記憶しておき、演算処理に用いる画素データを同時に読出して演算することによって、処理時間を短くする。 - 特許庁

To save the trouble to carry out the reprocessing of input data by general purpose software by easily updating an arithmetic expression, and performing recalculation of the past input data by the updated arithmetic expression.例文帳に追加

演算式を容易に更新でき、更新後の演算式で過去の入力データを再演算することにより、入力データを汎用ソフトウェアで再加工する手間を削減する。 - 特許庁

This vector arithmetic unit 30 includes: a first vector register 31a in which first vector data are stored; a second vector register 31b in which second vector data stored; and a shift arithmetic part 36.例文帳に追加

このベクトル演算装置３０は、第１のベクトルデータを格納する第１のベクトルレジスタ３１ａと、第２のベクトルデータを格納する第２のベクトルレジスタ３１ｂと、シフト演算部３６と、を含む。 - 特許庁

Therefore, it is possible to share the plurality of SRAMs2, and to efficiently perform arithmetic processing to variable length data and arithmetic processing to fixed length data.例文帳に追加

したがって、複数のＳＲＡＭｓ２を共有することができ、可変長データに対する演算処理と、固定長データに対する演算処理とを効率的に行なうことが可能となる。 - 特許庁

The display means 13 performs drawing arithmetic operation of a prediction trend based on the time series data stored in the simulation data server 12, and displays the arithmetic result on a monitor screen 14.例文帳に追加

表示手段１３は、シミュレーションデータサーバ１２に保存された上記時系列データに基づいて予測トレンドの描画演算を行い、演算結果をモニタ画面１４に表示する。 - 特許庁

Finally as a fourth step, the sole communication equipment that has not applied arithmetic processing to each of the public data yet applies arithmetic processing to the public data to generate a common key.例文帳に追加

最後に、第４段階として、各公開データについて未だ演算処理を施していない唯一の通信装置が、この公開データに対し演算処理を施して共通鍵を生成する。 - 特許庁

The PC 10 transmits image data of a RAW image and an arithmetic parameter to the digital camera 1 via the cable 11, and the digital camera 1 stores the image data and the arithmetic parameter to a memory or a medium.例文帳に追加

ＲＡＷ画像の画像データおよび演算パラメータは、ケーブル１１を介してＰＣ１０からデジタルカメラ１へ送信され、デジタルカメラ１においてメモリーまたはメディアに記憶される。 - 特許庁

To provide a processor, an electronic control unit, and a load distribution method in which processing data distribution to SIMD type arithmetic processing means and sequential arithmetic processing means is executed to minimize arithmetic operation time.例文帳に追加

演算時間を最小化するようにＳＩＭＤ型演算処理手段と逐次型演算処理手段とに処理データを配分するプロセッサ、電子制御ユニット及び負荷分散方法を提供すること。 - 特許庁

To provide a residual arithmetic processor capable of processing residual arithmetic of a data which exceeds bit length which can be processed by a residual processing unit, by using the residual arithmetic unit based on Montgomery multiplication.例文帳に追加

モンゴメリ乗算に基づく剰余演算器を用い、剰余演算器が処理可能なビット長を超えるデータの剰余演算を処理することができる剰余演算処理装置を提供する。 - 特許庁

A high-order arithmetic function having a common processing function for arithmetic processing when data in various formats are obtained and operated is provided and an arithmetic function which is hierarchically lower is structured and reused.例文帳に追加

様々な形式のデータを取得し、演算する際、演算処理のための共通処理機能を有する上位の演算機能を設けるとともに、階層的に下位の演算機能を構築し、再利用をする。 - 特許庁

Then, when any arithmetic column whose overflow detection flag is confirmed is present, input data are attenuated, and then the arithmetic processing is done over from the arithmetic column whose overflow detection flag is confirmed.例文帳に追加

そして、オーバーフロー検出フラグが確認された演算列があるときは、入力データを減衰させたうえで、前記オーバーフロー検出フラグが確認された演算列から演算処理をやり直すようにした。 - 特許庁

To provide an arithmetic processing circuit capable of processing input data consisting of plural component data in parallel by using a computing element for w-bit width without using a specific arithmetic circuit capable of computing each component data.例文帳に追加

成分データ毎の演算が可能な特別な演算回路を用いることなく、複数の成分データからなる入力データをＷビット幅の演算器を用いて並列的に処理できる演算処理回路を提供する。 - 特許庁

As a result, buffers 60 of the data receiver side arithmetic unit 50 the number of which buffer corresponds to one data transmitter side unit is enough for the purpose independently of the number of the data transmitter side arithmetic units so as to reduce the effect on the capability of containing the LSIs.例文帳に追加

その結果、データ送出側演算装置数に関係なくデータ受け取り側演算装置のバッファを１装置分だけにすることができ、ＬＳＩの収容性への影響を少なくすることが可能となる。 - 特許庁

The K2-branch tree arithmetic section 107 applies the 4-branch tree arithmetic operation to the 16-sets of data (each of data consisting of 8 bits) on the basis of a bit plane represented by the source register B and stores the result to a destination register selected by an arithmetic data selection section 108.例文帳に追加

ここで、ｋ^2分木演算部１０７は、ソースレジスタＡに記憶されている１６個のデータ（各データは８ビット）において、ソースレジスタＢで示されるビットプレーンに対する４分木演算を行い、その結果を、演算データ選択部１０８が選択肢、デスティネーションレジスタに格納する。 - 特許庁

The circuit 40 inputs the plurality of arithmetic results concurrently output from the FFT arithmetic circuit 20, and writes a plurality of data items required for the next arithmetic processing in the circuit 20 into the banks 31-1 to 31-4 in a form of overwriting after switching the order of data to concurrently supply the data items.例文帳に追加

回路４０は、ＦＦＴ演算回路２０から同時に出力された複数の演算結果を入力し、回路２０が次回の演算処理に必要とする複数のデータを同時に供給可能なようにデータ順を入れ替えてバンク３１−１〜３１−４に上書きの形で書き込む。 - 特許庁

A plurality of arithmetic processing cards 12 to 20 receive distribution data obtained by dividing input data inputted from the outside by an input distributing means 11, and the arithmetic processing cards 12 to 20 are sequentially made to perform predetermined arithmetic processing of each of the distribution data by using the round robin method.例文帳に追加

入力分配手段１１によって外部から入力された入力データが分割された分配データを、複数の演算処理カード１２〜２０で受信して、その分配データの各々に対してラウンドロビン方式を用いて演算処理カード１２〜２０に順次所定の演算処理を行わせる。 - 特許庁

When the real number part absolute value and imaginary number part absolute value of the data of the data storing means 11 are a threshold described in the arbitrary threshold butterfly arithmetic means 12 or less, the arbitrary threshold butterfly arithmetic means 12 store 0 in the data storing means 11 in the next stage without calculating any butterfly arithmetic operation.例文帳に追加

このとき、データ記憶手段11のデータの実数部絶対値と虚数部絶対値がバタフライ演算手段12の下記に記載されたしきい値以下であるとき、任意しきい値バタフライ演算手段12はバタフライ演算を計算せず、次段のデータ記憶手段11に０を記憶する。 - 特許庁

Other users who read the UII data form the RFID tag 100 reads the RFID identification information and UII data from the RFID tag 100 and by performing encryption arithmetic operation and checking whether the arithmetic result matches the arithmetic result data stored in the RFID tag 100 whether the storage data of the RFID tag 100 are valid can be decided.例文帳に追加

RFIDタグ１００からUIIデータを読み取る他の利用者は、RFIDタグ１００からRFID識別情報とUIIデータを読み出して暗号演算を行い、その演算結果が、RFIDタグ１００に格納されている演算結果データと一致するかをチェックすることで、RFIDタグ１００の格納データが正当かどうかを判断できる。 - 特許庁

The 3D coordinate data of a polygon provided by applying geometrical arithmetic processing due to a geometrical arithmetic processing passed on polygon definition data 1 and the source data of plotting arithmetic processing composed of color and α value or the like are previously stored in a memory 4A (memory 4B) as geometrically operated 3D data D1.例文帳に追加

ポリゴン定義データ１に基づく幾何学演算処理部２による幾何学演算処理が施されて得られる、ポリゴンの３次元座標データ及び色、α値等からなる描画演算処理の元データが幾何学演算処理済み３次元データＤ１として、メモリ４Ａ（メモリ４Ｂ）内に事前格納される。 - 特許庁

The selectors 4321, 4322 respectively select one of respective data outputted from a first arithmetic part 44, a second arithmetic part 45 or a third arithmetic part 46 and respectively write selected data to the high-order and the low order of one register.例文帳に追加

セレクタ４３２１、４３２２は、それぞれ、第１演算部４４、第２演算部４５又は第３演算部４６から出力される各データのうちいずれか１のデータを選択し、選択したデータをいずれか１のレジスタの上位及び下位へそれぞれ書き込む。 - 特許庁

To reduce load on an arithmetic processor, when analog inputs of a plurality of channels are subjected to successive A/D-conversions into digital data and the data is read into the arithmetic processor for each channel by a prescribed amount, through input/output accessing of the arithmetic processor.例文帳に追加

複数チャンネルのアナログ入力を順次にデジタルデータにＡ／Ｄ変換し、演算処理装置の入出力アクセスにより、チャンネル毎にデジタルデータを所定個数ずつ演算処理装置に読込む際の演算処理装置の負担を軽減する。 - 特許庁

To reduce the amount of memory for storing data and to increase the speed of arithmetic processing in an arithmetic unit achieving FFT (or IFFT) processing by hardware.例文帳に追加

ＦＦＴ（又はＩＦＦＴ）処理をハードで実現する演算装置において、データを格納するためのメモリ量の削減と、演算処理の高速化を図る。 - 特許庁

To provide an electronic device enabling data transfer in which the number of interruptions to an arithmetic control means is reduced so as to reduce the load on the arithmetic control means.例文帳に追加

演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器を実現すること。 - 特許庁

To provide a linear feedback shift arithmetic device with little delay, a communication device, a microprocessor, and a data output method in the linear feedback shift arithmetic device.例文帳に追加

遅延の少ない線形帰還シフト演算装置、通信装置、マイクロプロセッサ、及び線形帰還シフト演算装置におけるデータ出力方法を提供する。 - 特許庁

A prediction arithmetic part 15 performs a prediction arithmetic operation, based on data supplied from region segmenting parts 13 and 14 by using the output of the prediction coefficient memory 12.例文帳に追加

予測演算部１５は、予測係数メモリ１２の出力を使用して、領域切り出し部１３、１４から供給されるデータに基づく予測演算を行う。 - 特許庁

To attain reduction of memory capacitance for storing data and acceleration of arithmetic processing in an arithmetic unit which implements FFT (or IFFT) processing by means of hardware.例文帳に追加

ＦＦＴ（又はＩＦＦＴ）処理をハードで実現する演算装置において、データを格納するためのメモリ量の削減と、演算処理の高速化を図る。 - 特許庁

The data converted by the converting circuit 130 or the arithmetic result calculated by the arithmetic unit are stored through a selector 150 in a register file 170.例文帳に追加

変換回路１３０において変換されたデータまたは演算器による演算結果はセレクタ１５０を介してレジスタファイル１７０に格納される。 - 特許庁

A control arithmetic processing device carries out control arithmetic processing by reading the data of the registers 205-207 at another timing different from parameter operating timing for the registers 205-207.例文帳に追加

制御演算処理装置は、レジスタ２０５〜２０７へのパラメータ運転タイミングとは別のタイミングでレジスタ２０５〜２０７のデータをリードして制御演算を行う。 - 特許庁

Then, when the control part 52 is notified of the end of the arithmetic operation of the task, the task arithmetic operation part 51 performs the equivalence of a data memory which is being used by the task.例文帳に追加

次いで、制御部５２が前記タスクの演算終了の通知を受けるとタスク演算部５１は前記タスクが使用しているデータメモリの等価を実行する。 - 特許庁

Data necessary for geometric operation are transferred from an input memory 10 to an integer arithmetic memory 11 and floating-point arithmetic memories 12 and 13.例文帳に追加

整数演算用メモリ１１、浮動小数点演算用メモリ１２および１３は、入力メモリ１０から幾何学演算に必要なデータが転送される。 - 特許庁

A program storage part 14 generates and outputs a data packet obtained by adding instruction information and destination information to an arithmetic result by the arithmetic processing part 13.例文帳に追加

そして、プログラム記憶部１４は、演算処理部１３による演算結果に行き先情報および命令情報を付加したデータパケットを生成して出力する。 - 特許庁

The logical operation circuit part where the input data are sent and an arithmetic process is performed outputs an output request signal at the end of the arithmetic process.例文帳に追加

入力データを送出され、演算処理を実行した論理演算回路部は、演算処理が終了した時、出力要求信号を出力する。 - 特許庁

Before data from a host is written in a memory 101, processing is performed by an EDC arithmetic circuit 110 and a scramble arithmetic circuit 111 and it is written in the memory 101.例文帳に追加

ホストからのデータを前記メモリ１０１に書き込む前に、ＥＤＣ演算回路１１０とスクランブル演算回路１１１にて処理しメモリ１０１に書きこむ。 - 特許庁

To provide a data arithmetic processor suitable for simplifying an arithmetic processing when performing addition or subtraction by a block floating system.例文帳に追加

ブロックフローティング方式により加算または減算を行う場合において、演算処理の簡素化を図るのに好適なデータ演算処理装置を提供する。 - 特許庁

To provide an arithmetic operation processing apparatus for reducing the load of discrete Fourier transform (DFT) arithmetic operation of a signal whose number of data length is odd and which has left-right symmetry.例文帳に追加

データ長が奇数であり且つ左右対称性のある信号の離散フーリエ変換(DFT)演算処理の負荷を低減する演算処理装置を提供する。 - 特許庁

A motion vector arithmetic section 14 performs arithmetic operation for a motion vector on the basis of the pixel data stored in the same address as that of the target pixel in the storage 13.例文帳に追加

動きベクトル演算部１４は、記憶部１３に、注目画素と同一のアドレスに記憶されている画素のデータに基づいて動きベクトルを演算する。 - 特許庁

Simultaneously, each slave station processes the dam control data by an arithmetic process part 14B similarly to the arithmetic processing part 14A and displays the result as a display part 15B.例文帳に追加

また、これと同時に各子局でも、演算処理部１４Ｂは演算処理部１４Ａと同様のダム管理データの演算を行い、表示部１５Ｂで表示する。 - 特許庁

An irregular rotation arithmetic part 211 generates correction data from the rotational speed variation detected by the encoder 105 and stores the data in a correction data storage part 212.例文帳に追加

回転ムラ演算部２１１は、エンコーダ１０５が検出した回転速度変動から補正データを生成して、これを補正データ格納部２１２に格納する。 - 特許庁

During the period directed by a residence time data in the packet, the data packet PA inputted to the arithmetic processing part 13 stays in the residence data memory 104.例文帳に追加

演算処理部１３に入力したデータパケットＰＡは該パケット中の滞在時間データで指示される期間、滞在用データメモリ１０４に滞在する。 - 特許庁

To provide a data processing method and apparatus whereby register data are compared with reference data to monitor an inappropriate signal or value in an input signal to be entered to an arithmetic section.例文帳に追加

本発明は、レジスタデータを基準データと比較し、入力信号の中の演算部に入力出来ない信号又は値をモニタすることを目的とする。 - 特許庁

On the other hand, when the load of the arithmetic processing part 120 exceeds the threshold, the data relay 110 postpones the examination of the data to relay the data.例文帳に追加

一方、演算処理部１２０の負荷が閾値を超えている場合は、データ中継部１１０はそのデータの検査を後回しにして、そのデータを中継する。 - 特許庁

An arithmetic circuit 20 multiplies he ratio R of storage time by image data D1 and generates smear data S0 by subtracting image data D2 from the result of multiplication R.D1.例文帳に追加

演算回路２０は、画像データＤ1に蓄積時間の比Ｒを乗算し、乗算結果Ｒ・Ｄ1から画像データＤ2を減算してスミアデータＳ0を生成する。 - 特許庁

An address arithmetic part 14 reads digital data Data1 out of an address ADR1 that an address counter 12 indicates and converts the data into a value indicating an address ADR2 of the digital data.例文帳に追加

アドレス演算部１４は、アドレスカウンタ１２が示すアドレスADR1に格納されるデジタルデータData１を読み出し、デジタルデータのアドレスADR2を示す値にアドレス変換する。 - 特許庁

To efficiently execute the arithmetic processing of all data by effectively dividing data into groups even when data capacity exceeds the capacity of a main storage device.例文帳に追加

データ容量が主記憶装置の容量を超えた場合でも、テータ群を有効にグループ分けして、全てのデータの演算処理を効率的に行えるようにする。 - 特許庁

The data holding circuits send the data, bit by bit, forward, and select and send one bit of each piece of data to an arithmetic circuit.例文帳に追加

データ保持回路は、データの順送りをビット単位で行うとともにその中から複数データ毎に１ビットずつ選出して演算回路へ送出するようにする。 - 特許庁