「bank controller」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A controller is provided to sequentially drive each different light source bank.例文帳に追加

各異なる光源列を逐次的に駆動するためのコントローラがある。 - 特許庁

This memory controller is provided with a virtual bank memory 25 with a small capacity constituted of more banks than those of a memory 19, and a memory controller 18 is arranged between the memory 19 and the virtual bank memory 25 so that it is possible to perform access through the virtual bank memory 25 to the memory 19.例文帳に追加

メモリ１９より多バンク構成で、かつ、小容量の仮想バンクメモ２５を設け、メモリ１９と仮想バンクメモリ２５との間にメモリ制御装置１８を設け、仮想バンクメモリ２５を介してメモリ１９にアクセスするようにする。 - 特許庁

When read or write requests are received at the tree memory controller, the controller checks the availability of each bank in a channel, identifies a first available bank and executes the read request from the first available bank.例文帳に追加

読取り要求または書込み要求をツリー・メモリ・コントローラで受け取ったとき、コントローラは、チャネル内の各バンクの可用性をチェックし、最初に利用可能なバンクを識別し、その最初に利用可能なバンクからの読取り要求を実行する。 - 特許庁

To provide a multi-bank access controller to realize efficient multi- bank access and to enable detection of termination of memory access if necessary.例文帳に追加

効率良いマルチバンクアクセスを実現し且つ必要に応じてメモリアクセスの終了を検知可能にするマルチバンクアクセス制御装置を提供すること。 - 特許庁

The memory controller applies only a refresh instruction without applying a bank address, refreshes selectively a specific bank, and memory use efficiency can be improved.例文帳に追加

メモリコントローラはバンクアドレスを印加せずにリフレッシュ命令だけ印加して特定バンクを選択的にリフレッシュしてメモリ利用効率を高めうる。 - 特許庁

Successively, erasing verify is finished, when erasing-verify of an arbitrary bank is passed out of banks Bank 0 to Bank 3, a controller outputs a sub-decoder control signal Csub to a bank selecting part 19 corresponding to a bank in which erasing-verify is passed (e.g. shifting from a Hi level to a Lo level).例文帳に追加

続いて、消去ベリファイが終了し、バンクＢａｎｋ０〜Ｂａｎｋ３のうち、任意のバンクの消去ベリファイがパスすると、コントローラは、消去ベリファイがパスしたバンクに対応するバンク選択部１９にサブデコーダ制御信号Ｃｓｕｂを出力する（たとえば、ＨｉレベルからＬｏレベルに遷移）。 - 特許庁

This memory controller can implement plural external input/output processes and plural internal signal processes concurrently in parallel by performing banking, bank scheduling and bank monitoring for control of the primary storage memory.例文帳に追加

一次記憶メモリ制御にバンク、バンクスケジューリング、バンクモニタを行なうことで、外部入出力処理と内部信号処理の複数並列処理を行なう。 - 特許庁

The multiport memory system is equipped with; a shared memory bank; and a refresh controller which is connected with the shared memory bank and impresses refresh commands from a plurality of processors alternatively to the shared memory bank.例文帳に追加

共有されたメモリバンクと、その共有されたメモリバンクに接続され、複数のプロセッサーからのリフレッシュコマンドを共有されたメモリバンクに選択的に印加するリフレッシュコントローラと、を備えるマルチポートメモリシステム。 - 特許庁

The memory controller decides a page hit/a page mistake of the bank corresponding to each of the held access addresses.例文帳に追加

メモリコントローラは、保持しているアクセスアドレスの各々に対応するバンクのページヒット／ページミスを判定する。 - 特許庁

A feedback controller 4 generates a feedback control signal 5 following an error between a target bank angle 2 from a guidance system 1 and an airframe bank angle 7 from the airframe 6.例文帳に追加

フィードバック制御器４は、誘導システム１からの目標バンク角２と機体６からの機体バンク角７との誤差に従い、フィードバック制御信号５を生成する。 - 特許庁

The memory system comprises a memory element having a first bank and a second bank, and a memory controller having a lead request scheduling queue for storing read requests.例文帳に追加

本発明のメモリシステムは、第１バンクと第２バンクを有したメモリ素子と、リード要請を格納するためのリード要請スケジュ−リングキューを有するメモリコントローラを含む。 - 特許庁

The memory system include, for each memory bank, first switching logic for receiving an output for each link controller, and for conveying the output of only one of the link controllers to the memory bank.例文帳に追加

メモリバンクごとに、リンク制御部ごとの出力を受け取り、そのリンク制御部のうちの1つだけの出力をメモリバンクに伝えるための第1のスイッチングロジックがある。 - 特許庁

To provide a synchronous semiconductor memory provided with a bank controller enabling changeover control of internal timer functions.例文帳に追加

内部タイマ機能を切り換え制御可能としたバンクコントローラを備えた同期型半導体記憶装置を提供する。 - 特許庁

The memory controller 11 conducts an access to a bank 0 or a bank 1 of the system memory 20 by a burst length 4 in the requirement of the burst access from the CPU 30 to the system memory 20.例文帳に追加

もし、ＣＰＵ３０からシステムメモリ２０へのバーストアクセスの要求であれば、メモリ制御装置１１は、システムメモリ２０のバンク０またはバンク１に対してバースト長４でアクセスする。 - 特許庁

A memory controller 17 controls LM-banks 0 to 3(12 to 15) and a switching network 16 so that all communication is enabled when free bank information which is not used by a PE11 to be output from a PE controller 19 coincides with use bank information to be used for data transfer to be output from a bus controller 18.例文帳に追加

メモリコントローラ１７は、ＰＥコントローラ１９から出力されるＰＥ１１が使用しない空きバンク情報と、バスコントローラ１８から出力されるデータ転送に使用される使用バンク情報とが一致する場合に、全ての通信が可能となるようにＬＭ−バンク０〜３（１２〜１５）およびスイッチングネットワーク１６を制御する。 - 特許庁

To provide a disk bank controller and method that can reduce a time required for updating disk (TOC) information every time many disks contained in a tray of a disk bank are loaded/ejected.例文帳に追加

ディスクバンクのトレーに収容される多数のディスクの出し入れが行なわれる毎にディスク（ＴＯＣ）情報の更新に要する時間を短縮可能にするディスクバンク制御装置及び方法を提供する。 - 特許庁

When a memory controller applies a refresh-instruction for refreshing an opened bank (10th stage), a semiconductor memory pre-charges the opened bank (15th stage), further the semiconductor memory refreshes the bank pre-charged in the (15th stage) (19th stage).例文帳に追加

メモリコントローラがオープンされたバンクをリフレッシュするためのリフレッシュ命令を印加すると（第１０段階）、半導体メモリ装置は、オープンされたバンクをプリチャージし（第１５段階）、さらに、半導体メモリ装置は、（第１５段階）でプリチャージされたバンクをリフレッシュする（第２９段階）。 - 特許庁

This memory controller 100 is provided with a BANK/ROW address comparison section 7, and a refresh request generation section 8.例文帳に追加

本発明に係るメモリ制御装置１００は、ＢＡＮＫ／ＲＯＷアドレス比較部７と、リフレッシュ要求生成部８とを備えている。 - 特許庁

A fuel injection controller of the invention, when cylinder cut-off control of one side bank is performed by fuel cut, stops driving the high-pressure fuel pump 33 corresponding to the bank of the cylinder cut-off target by disengaging an electromagnetic clutch 45.例文帳に追加

本発明の燃料噴射制御装置では、燃料カットによる片側バンクの減筒制御がなされた場合に、電磁クラッチ４５を分離して減筒対象となるバンクに対応した高圧燃料ポンプ３３の駆動が停止される。 - 特許庁

The memory controller 13 of the memory system 10 notifies an arbiter 17 on the bus of bank information which includes page open information of each bank in a memory 11, and information of the banks, rows, and reading/writing, or the like, which are the requested information within a request queue 15.例文帳に追加

メモリシステム１０は、メモリコントローラ１３がメモリ１１の各バンクのページオープン情報を含むバンク情報、リクエストキュー１５内のリクエスト情報であるバンク、ロウ、リードライト等の情報をバス上のアービタ１７に通知する。 - 特許庁

In the requirement of the burst access from the DMA to the system memory 20, the memory controller 11 conducts the access to the bank 1 of the system memory 20 by the burst length 4, or an access to a bank 2 of the system memory 20 by a burst length 8.例文帳に追加

一方、ＤＭＡからシステムメモリ２０へのバーストアクセスの要求であれば、メモリ制御装置１１は、システムメモリ２０のバンク１に対してバースト長４でアクセスし、或いは、システムメモリ２０のバンク２に対してバースト長８でアクセスする。 - 特許庁

To provide a memory controller for reducing any excess precharge at the time of performing access to a memory even in a system in which a bank hit access and a bank miss access coexist, and for improving the system performance as the result.例文帳に追加

バンクヒットするアクセスとバンクミスするアクセスが混在するようなシステムにおいてもメモリのアクセス時における余分なプリチャージを減らすことができ、その結果システム性能の向上を図ることができるメモリ制御装置を提供する。 - 特許庁

The memory controller (16) includes a plurality of data channels each of which can access at least one bank in the main memory (17).例文帳に追加

メモリ制御装置（１６）は、複数のデータチャネルを備えており、各データチャネルが主メモリ（１７）における少なくとも１つのバンクをアクセスすることができる。 - 特許庁

As soon as each bank queue for the read requests is empty, the controller initiates burst mode transfer of the complete data word to all banks concurrently.例文帳に追加

読取り要求に関する各バンク・キューが空となるとすぐに、コントローラは、すべてのバンクへの、完了したデータ語のバースト・モード転送を同時に開始する。 - 特許庁

The information processing device for processing the VLIW includes a plurality of memory banks, a program counter, a memory bank controller, an instruction decoder, and an arithmetic device.例文帳に追加

ＶＬＩＷを処理するための情報処理装置は、複数のメモリバンクと、プログラムカウンタと、メモリバンク制御装置と、命令デコーダと、演算装置を備える。 - 特許庁

To provide a refresh controller for flexible embedded DRAM which controls refresh operations of various refresh modes and eliminates or prevents conflict of a memory bank.例文帳に追加

様々なリフレッシュ・モードのリフレッシュ動作を制御し、メモリ・バンクの競合を解消又は回避する、柔軟な組み込みＤＲＡＭ用リフレッシュ・コントローラを提供する。 - 特許庁

A switch button 47 for money changing to new bank note is provided on a money changing select picture 40 and a controller 8 is provided for displaying select buttons 51a-51c for selectable units concerning new bank notes and performing control so as to dispense new bank notes corresponding to the selected button when this switch button is pressed.例文帳に追加

両替選択画面４０において新札両替への切換ボタン４７を設け、この切換ボタンが押されたときに新札紙幣について選択可能な単位の選択ボタン（５１ａ〜５１ｃ）を表示させ、選択されたボタンに応じて新札の払い出しを行うように制御する制御装置（８）を備える。 - 特許庁

This interleave controller using the nonvolatile ferroelectric memory can independently control interleave of each bank by utilizing the nonvolatile ferroelectric register with a single nonvolatile ferroelectric memory chip, a multi-bank nonvolatile ferroelectric memory chip or a multi-bank interleave nonvolatile ferroelectric memory chip.例文帳に追加

本発明の不揮発性強誘電体メモリを利用したインタリーブ制御装置は、単一不揮発性強誘電体メモリチップ、マルチバンク不揮発性強誘電体メモリチップ又はマルチバンクインタリーブ不揮発性強誘電体メモリチップで、不揮発性強誘電体レジスタを利用して各バンクのインタリーブを独立的に制御することができるようになる。 - 特許庁

The first bank is constituted so as to basically function under control of the signal processing element 36, the second bank is constituted so as to basically function under control of a system memory controller 28, however, all parts of respective memory banks are addressed by both of the signal processing element and the system memory controller.例文帳に追加

第１のバンクは、信号処理素子３６の制御下で基本的に機能するように構成され、第２のバンクは、システム・メモリ・コントローラ２８の制御下で基本的に機能するように構成されるが、各メモリ・バンクの全ての部分が、信号処理素子とシステム・メモリ・コントローラとの両方によってアドレス可能である。 - 特許庁

In a central operating unit of an EDLC bank controller 10, the life of the EDLC bank 4 is predicted based on the history of measurement data obtained by a voltage measuring instrument 13, an atmosphere temperature sensor 14a, and a box-surface temperature sensor 15.例文帳に追加

ＥＤＬＣバンク制御装置１０の中央演算装置は、電圧測定器１３、雰囲気温度センサ１４、筐体表面用温度センサ１５によって得られる測定データの履歴に基づいてＥＤＬＣバンク４の余寿命を予測する。 - 特許庁

To obtain a controller for a control rod drive mechanism which prevents the time lag of action orders through the unitary control over the action orders and bank selection signals of control rod groups.例文帳に追加

制御棒グループの動作順序、バンク選択信号を一元管理し、動作順序のずれを生じさせることのない制御棒駆動機構の制御装置を得る。 - 特許庁

In a figure, 21 is a CPU 21, 22 is a memory controller, 23 is a parameter set register group having an access parameter to be used by bank sharing and 24 is an external memory group being a final access object.例文帳に追加

２１はＣＰＵ、２２はメモリコントローラ、２３はバンク共有で使用するアクセスパラメータを持つパラメータセットレジスタ群であり、P0〜Pnを要素にもつパラメータセットS0〜Snが存在している。 - 特許庁

A memory controller is adapted to process requests for access to the data items stored in the memory banks in accordance with a specified bank access sequence.例文帳に追加

メモリコントローラは、これらメモリバンク内に格納されているこれらデータ項目へのアクセスに対するリクエストをある指定されるバンクアクセスシーケンスに従って処理するように適合される。 - 特許庁

Using the most significant bit of a row address output from the memory controller 12, the address-generating circuit 120 generates a bank address B2 for the most significant bit required for identifying the memory cell to be accessed and outputs the generated bank address B2 to the SDRAM 110.例文帳に追加

アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足する最上位ビットのバンクアドレスＢ２を生成し、生成されたバンクアドレスＢ２をＳＤＲＡＭ１１０に出力する。 - 特許庁

The fees payable under these rules may either be paid in cash or though electronic means or may be sent by bank draft or cheque payable to the Controller and drawn on a scheduled bank at the place where the office is situated. 例文帳に追加

これらの規則に基づいて納付すべき手数料は、現金又は電子的方法によるか、または特許庁の住所の指定銀行から引き出すことの出来る長官を名宛人にした銀行為替手形又は小切手を送付することで納付することができる。 - 特許庁

When first and second read requests for the first bank and a third read request for the second bank are continuously generated, the memory controller applies first additive latency to the first and second read requests for the first bank and second additive latency to the third read request for the second bank to control the read request scheduling queue so that data is seamlessly output from the memory element.例文帳に追加

メモリコントローラでは第１バンクに対する第１及び第２リード要請と第２バンクに対する第３リード要請が連続的に発生するとき、第１バンクに対する第１及び第２リード要請には第１アディティブレイテンシを適用し、第２バンクに対する第３リード要請に対しては第２アディティブレイテンシを適用して前記メモリ素子から出力されるデータが切れ目なしに出力されるように前記リード要請スケジュ−リングキューを制御する。 - 特許庁

When the remainder of the purchaser is higher than the purchasing price of the winning horse betting ticket as a result, the controller 21 requests the instruction of price to the bank 30 and further, at the time point when price withdrawal to the bank 30 and further, at the time point when price withdrawal is completed, the winning horse betting ticket is issued to the user terminal 10.例文帳に追加

この結果、購入者の残高が勝馬投票券の購入代金以上であれば、制御装置２１は、代金引き落としの指示を銀行３０に要求し、更に、代金引き落としが終了した時点で、ユーザ端末１０に対して勝馬投票券を発行する。 - 特許庁

A memory controller 133 has an accessing means for receiving a request for access to an SDRAM 140 from masters (1 to M) and accessing a bank, corresponding to a bank address indicated by a bit, in a preset bit position among the bits constituting an address included in the access request.例文帳に追加

メモリーコントローラー１３３は、マスター（１〜Ｍ）からのＳＤＲＡＭ１４０へのアクセス要求を受け付け、当該アクセス要求に含まれるアドレスを構成するビットのうち、予め設定されたビット位置のビットが示すバンクアドレスに対応するバンクにアクセスするアクセス手段を有する。 - 特許庁

Thereby, the memory controller is not required to apply a pre-charge instruction separately before a refresh- instruction in order to refresh the opened bank, only one refresh-instruction may be applied.例文帳に追加

これにより、オープンされたバンクに対するリフレッシュのためにメモリコントローラがリフレッシュ命令前にプリチャージ命令を別途に印加する必要がなく、リフレッシュ命令一つだけ印加すればよい。 - 特許庁

When a user selects a resolution, a controller 101 loads coefficient data by each class in the selected resolution into coefficient memory 134 from an information memory bank 135.例文帳に追加

コントローラ１０１は、ユーザが解像度の選択操作を行う際、選択された解像度における各クラス毎の係数データを情報メモリバンク１３５より係数メモリ１３４にロードする。 - 特許庁

Furthermore, the memory controller has a statistical means for recording an access frequency for each bank accessed by the accessing means, in each changed bit position, after the bit position is changed by the setting means.例文帳に追加

また、設定手段により上記のビット位置を変更し、変更後の各変更ビット位置において、バンクごとに、アクセス手段によりアクセスされたアクセス頻度を記録する統計手段を有する。 - 特許庁

The memory controller outputs an all bank precharge command for executing the precharge operation of all the banks when deciding that the access efficiency is improved by analyzing the successive access address.例文帳に追加

また、メモリコントローラは、連続するアクセスアドレスを解析することによりアクセス効率が向上すると判定したときに、全てのバンクのプリチャージ動作を実行するオールバンクプリチャージコマンドを出力する。 - 特許庁

The controller tracks the bank address, and may issue one or more memory access commands while a DARF operation is being performed, if the memory access and the refresh are directed to different banks.例文帳に追加

コントローラーはバンクアドレスを追跡し、メモリアクセスとリフレッシュが異なるバンクに向けられているならＤＡＲＦ動作が実行されている間１つ以上のメモリアクセスコマンドを発行することができる。 - 特許庁

To provide a disk eject controller capable of efficiently ejecting the disk without causing the redundancy on the disk ejecting procedure in the disk driving device utilizing the bank system.例文帳に追加

バンク式ディスク駆動装置におけるディスク排出の手順に冗長性が生ぜず、効率よく該当ディスクを排出することができる、バンク式ディスク駆動装置におけるディスク排出制御装置を提供する。 - 特許庁

To provide a bank controller capable of executing excellent data communication processing between a FIFO memory of each processing part and a synchronous DRAM, an information processing device, an imaging device and a control method.例文帳に追加

各処理部のＦＩＦＯメモリと同期型ＤＲＡＭとの間で良好なデータ通信処理の実行を可能とするバンクコントローラ、情報処理装置、撮像装置、および制御方法を提供する。 - 特許庁