「bit pattern」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The fuse pattern film is provided by performing the same steps as those of forming a metal wiring, and the buffer pattern film is provided by performing the same steps as those of forming the upper electrode of the bit line and the capacitor.例文帳に追加

ここで、前記ヒューズパターン膜は金属配線を形成する工程と同一な工程の遂行によって備えられ、前記バッファーパターン膜はビットライン及びキャパシターの上部電極を形成する工程と同じ工程によって備えられる。 - 特許庁

The pseudo-random number pattern generating circuit is formed in an integrated circuit, and generates binary sequence pattern data of 2^7-1 pseudo-random numbers having a plurality of output bit widths by using not an exclusive-OR gate but shift resistors 20 interconnected like a ring.例文帳に追加

集積回路に形成され、排他的論理和ゲートを使用せずに、リング状に接続されたシフトレジスタ20を用いることにより、複数の出力ビット幅を有する２^7 -1擬似乱数２進シーケンスパターンデータを発生させる。 - 特許庁

In this case, even if the generating of a bit hit has been set at a low probability by an ordinary big hit pattern, it is possible that the lottery probability is moved from a low probability to a high probability depending on the pattern displayed on the demonstration picture.例文帳に追加

この際、前記大当たりの発生が普通大当たり図柄で既に低確率が設定されていても、前記図柄如何によっては前記抽選確率が低確率から高確率へと移行することが可能となる。 - 特許庁

Left and right replacement units 8 and 9 check the violation of the encoding restriction by replacing an inhibiting pattern with a substitutive bit pattern.例文帳に追加

違反訂正の前記のまたは各ステージは、ｎビット・シーケンス内の１つ以上の所定の位置において、複数の禁止ビット・パターンのいずれかの発生を検出し、そのようにして検出された禁止ビット・パターンを、それぞれの代替ビット・パターンにより置換する。 - 特許庁

A demonstration picture is displayed on a special pattern display device 2 simultaneous with the generation of a bib hit, and a lottery is carried out based on a pattern displayed on the demonstration picture to predict whether or not the lottery probability of generating of a next bit hit varies.例文帳に追加

大当たりの発生と共に特別図柄表示装置２にデモ画面が表示され、該デモ画面に表示される図柄如何でもって次回大当たりが発生する抽選確率が変動するか否かの抽選を行う。 - 特許庁

A multiplier MU0 multiplies a pattern bit value of each position of the hatching pattern data of the memory H and a pixel value included in binary input image data expressing the pixel value of each position by 0 or 1 at every corresponding position respectively.例文帳に追加

乗算器ＭＵ０は、メモリＨのハッチングパターンデータの各位置のパターンビット値と、０又は１によって各位置の画素値が表された２値の入力画像データに含まれる画素値とを、それぞれ対応する位置毎に乗算する。 - 特許庁

A transmission data creation section 14 creates a fixed symbol pattern from a bit string to be transmitted so as to approximately fix an amplitude of each symbol point and when measuring a transmission output, transmits data to a transmission section 12 in the fixed symbol pattern.例文帳に追加

送信データ作成部１４では、送信するビット列により、各シンボル点の振幅がほぼ一定となるように固定のシンボルパターンを作成し、送信出力測定時にはこのパターンで送信部１２にデータ送信を行う。 - 特許庁

The device etches a random bit pattern on the second recording medium before recording the information onto the first recording medium and generates the second recording medium as a phase plate.例文帳に追加

装置は、第１記録媒体に情報を記録する前に、ランダムなビットパターンを第２記録媒体に焼き付け処理し第２記録媒体を位相板として生成する。 - 特許庁

To provide a semiconductor memory device permitting to write a data pattern consisting of bit-string data including at least one or more zero logic, and to provide an electrical test method therefor.例文帳に追加

少なくとも１つ以上の０論理を含むビット列データからなるデータパターンを書き込むことができる半導体メモリ素子およびその電気的検査方法を提供する。 - 特許庁

Moreover, image data in which all kinds of outputs of the pattern comparator are false and do not belong to a code which is expressed by the run length are stored in a video memory 303 as Bit-Map data.例文帳に追加

全ての種類のパターンコンパレータ出力が偽であり、ランレングスで表わす符号に属さない画像データはＢｉｔＭａｐデータとしてビデオメモリ３０３に格納される。 - 特許庁

To provide a technology for reducing an estimation error of a beat noise estimator by reducing influence by the fluctuation of a bit pattern.例文帳に追加

本発明は、ビットパターンのゆらぎによる影響を小さくすることにより、ビート雑音推定器の推定誤差を小さくすることができる技術を提供することを目的とする。 - 特許庁

A detecting part (34) for detecting a bar code pattern to be density converted from a bit map data (28), and an extending part (36) for changing a data expanding number in accordance with the detected result are set.例文帳に追加

ビットマップデータ（２８）から密度変換すべきバーコードパターンを検出する検出部（３４）と、検出結果に応じて、データ伸長数を変化する伸長部（３６）を設けた。 - 特許庁

Thus, the zero value detection circuit can detect a zero value of a 1-bit digital signal with a simple circuit configuration independently of an idling pattern different from a recording medium such as the SACD.例文帳に追加

これにより、ＳＡＣＤ等の記録媒体によって異なるアイドリング・パターンによらず１ビットデジタル信号のゼロ値検出を簡易な回路構成にて可能とする。 - 特許庁

To provide a video data compression apparatus and a method thereof for adjusting a produced bit amount in response to the complicatedness of a pattern of each part of video data, so as to improve the quality of the video image after compression as a whole.例文帳に追加

映像データの部分ごとの絵柄の複雑さに応じて発生ビット量を調節し、全体として圧縮後の映像の品質を向上させる。 - 特許庁

No error correction function for correcting the pattern of bit error is required in the check data to reduce the number of bits of the check data C.例文帳に追加

この結果、上記パターンのビットエラーを訂正するためのエラー訂正機能をチェックデータに組み込まなくとも良くなるので、チェックデータＣのビット数を少なくすることができる。 - 特許庁

The 2nd correlation detection section 10B detects the correlation with the header part of an adjacent time slot through similar bit pattern comparison to that by the 1st correlation detection section 10A.例文帳に追加

第２相関検出部１０Ｂは、第１相関検出部１０Ａと同様のビットパタン比較により隣接するタイムスロットのヘッダ部との相関検出を行う。 - 特許庁

Rotational position indicator bits are made to be related to each servo sector 30 so that the known bits of the prescribed bit pattern are related to the known positions of the magnetic storage medium 50.例文帳に追加

その所定ビットパターンの既知ビットが、磁気記憶媒体５０の既知位置に関連するように、回転位置インディケータビットがそれぞれのサーボセクタ３０に関連せしめられる。 - 特許庁

A correction pattern calculating section 13 of an error correction device 100 calculates correction patterns whose number corresponds to the bit length of reception data based upon the input reception data.例文帳に追加

誤り訂正装置１００の訂正パターン算出部１３は、入力された受信データをもとに受信データのビット長に相当する数の訂正パターンを算出する。 - 特許庁

The receiver 10 scans the respective radio channels in a time division manner for each predetermined scanning cycle, and when detecting the preamble PA including a bit synchronization pattern, receives following data.例文帳に追加

受信器１０は所定のスキャン周期ごとに、時分割によって各無線チャンネルをスキャンし、ビット同期パターンを含むプリアンブルＰＡを検出すると続くデータを受信する。 - 特許庁

To allow intra prediction in an arbitrary direction without limiting the direction of the intra prediction to a predetermined pattern, and reduce a bit rate by transmitting no direction of the intra prediction.例文帳に追加

イントラ予測の方向を所定のパターンに限定せず、任意の方向のイントラ予測を可能とし、かつ、イントラ予測の方向を伝送しないことでビットレートを削減する。 - 特許庁

A parallel/serial converter 14 reads only bits from which a deletion bit designated by a deletion pattern is removed among latched data by the latch circuit 13, makes them serial and transmits them.例文帳に追加

パラレル／シリアル変換器１４は、ラッチ回路１３のラッチしたデータのうち、消去パターンで指定された消去ビットを除いたビットだけを読み出してシリアル化し送出する。 - 特許庁

The interval of incident position of the -first order diffraction light, zero-th order diffraction light, and +first order diffraction light, is set such that it is made triple pitches (3p) of the bit pattern of a track 31.例文帳に追加

−１次回折光、０次光、＋１次回折光の入射位置の間隔は、トラック３１のビットパターンのピッチの３倍（３ｐ）となるように設定されている。 - 特許庁

The logic circuit block outputs the address signals (Fh) with a first bit pattern for a period TB, other than a data valid period TA, when a valid data signal is output.例文帳に追加

ロジック回路ブロックは、有効なデータ信号が出力されるデータ有効期間ＴＡ以外の期間ＴＢにおいて、第１のビットパターンのアドレス信号（Ｆｈ）を出力する。 - 特許庁

Meanwhile, the page data obtained in an image pickup element 7 are demodulated to a form of signal bit column from a form of block pattern by the modulation table 12 of the control section 2.例文帳に追加

一方、撮像素子７にて得られたページデータは制御部２の変調テーブル１２により、ブロックパターンの形式から信号ビット列の形式に復調され、出力される。 - 特許庁

Next, the position information is converted into a bit pattern on the basis of pixel data corresponding to the position of the central point of each calculated module (S404), and data module search processing is finished.例文帳に追加

次に、算出した各モジュールの中心点の位置に対応する画素データに基づいて、ビットパターンに変換し（Ｓ４０４）、データモジュール探索処理を終了する。 - 特許庁

At first, an error correction unit 20 derives a correction pattern, showing the position of an information bit to be corrected in the plurality of information bits, from the derived remainder value.例文帳に追加

誤り訂正部２０は、まず、導出された剰余値から、複数の情報ビットにおいて、訂正すべき情報ビットの位置が示された訂正パターンを導出する。 - 特許庁

To speed up an image drawing processing as a whole by generating a bit map pattern while taking into account the capacity of an available memory in the case of conducting the image drawing processing.例文帳に追加

描画処理を行うにあたり、利用可能なメモリの量を考慮しつつビットマップパターンを作成することで、描画処理自体を全体的に高速化する。 - 特許庁

The recorder is provided with a 16/17 conversion circuit 25, a synchoronizing pattern addition circuit 24, a DSV control bit additional circuit 23, a NRZI conversion circuit 22 and a magnetic field head driver 21.例文帳に追加

１６／１７変換回路２５、同期パタン付加回路２４と、ＤＳＶ制御ビット付加回路２３と、ＮＲＺＩ変換回路２２と、磁界ヘッドドライバ２１とを有する。 - 特許庁

A cellular phone receives a GPS satellite signal which is a conveyance wave signal from a GPS satellite, and demodulate and acquires a data bit pattern from the received signal.例文帳に追加

携帯型電話機は、ＧＰＳ衛星から搬送波信号であるＧＰＳ衛星信号を受信し、受信した信号からデータビットパターンを復調して取得する。 - 特許庁

The high-order 10 bits of 32-bit data stored in the shift register 2 are transferred to a memory 5 and the low-order 22 bits of the data are outputted to a pattern matching circuit 3.例文帳に追加

シフトレジスタ２に記憶される３２ビットのデータのうち、上位側の１０ビットはメモリ５に転送され、そのうちの下位側の２２ビットがパターンマッチング回路３に出力される。 - 特許庁

The personal computer 30 acquires the coordinates data of the marking pattern from an input bit map file, and controls the laser beam marker 40 based on the coordinates data.例文帳に追加

パソコン３０は、入力されたビットマップファイルからマーキングパターンの座標データを取得し、この座標データに基づいてレーザマーカー４０を制御するように構成されている。 - 特許庁

The storage node 93 touches the underlying storage node pad 71s directly and insulated electrically from the bit line pad 71d by the protective film pattern 73.例文帳に追加

ストレージノード９３はその下のストレージノードパッド７１ｓと直接接触し、ビットラインパッド保護膜パターン７３によってビットラインパッド７１ｄから電気的に絶縁される。 - 特許庁

The method of this invention detects the synchronization loss due to bit inversion in trellis decoding in a transmission digital frame by a periodic inversion pattern used for super-frame synchronization.例文帳に追加

本発明はスーパーフレーム同期に使用される周期的反転パターンによる送信デジタルフレーム内のトレリス復号におけるビット反転による同期損失を検出する。 - 特許庁

The one bit ternary amplifier 1 includes a ΔΣ modulation circuit 10 having a quantizer 12 and a switching circuit 20 and a switching pattern control circuit 40.例文帳に追加

本発明に係る３値１ビットアンプ１は、量子化器１２を有するΔΣ変調回路１０とスイッチング回路２０とスイッチングパターン制御回路４０とを備えている。 - 特許庁

To provide a data transfer method, for minimizing the bit number of compression information even in a case of a large number of computing units with compressed requests or pattern number of compression.例文帳に追加

リクエストが圧縮された演算器の数や圧縮のパターン数が多い場合でも圧縮情報のビット数を小さくすることが可能なデータ転送方法を提供する。 - 特許庁

To provide a trigger signal generation circuit of a bit error measuring instrument capable of obtaining a trigger signal by providing only one comparator for a 16-bit parallel signal to perform pattern detection and re-timing a coincidence output pulse of the comparator with a fast clock signal.例文帳に追加

16ビットの並列の信号に対してコンパレータを１個だけ設けてパターン検出を行い、コンパレータの一致出力パルスを高速クロック信号でリタイミングすることによってトリガー信号を得られるビットエラー測定装置のトリガー信号発生回路を提供する。 - 特許庁

Based on the pattern in change, the change pattern judging part 74 detects that the display terminal 30 is moving, and a reception quality display control part 76 displays the bit error rate as a reception quality level on an LCD 32 as a bar chart or a numerical value.例文帳に追加

この変化のパターンから変化パターン判定部７４は表示端末３０が移動中であることを検出し、受信品質表示制御部７６はビット誤り率を受信品質レベルとしてＬＣＤ３２上に棒グラフまたは数値で表示する。 - 特許庁

A decoding operation control part 602 performs ON/OFF control over control switches 606 and 607 according to pattern information showing the error detection result and the pattern of a bit rate to control sampling frequencies of sampling frequency adjustment parts 608 and 609.例文帳に追加

復号化動作制御部６０２は、誤り検出結果とビットレートのパターンを示すパターン情報に応じて、制御スイッチ６０６、６０７のオン／オフ制御を行い、サンプリング周波数調整部６０８、６０９のサンプリング周波数を制御する。 - 特許庁

A dynamic image analysis section 12 detects an image pattern changing point, at which a video image is greatly changed by analyzing moving picture data and records a decoded image corresponding to the image pattern changing point to a still image storage memory 13 as a still image of a bit map form.例文帳に追加

動画解析部１２は、動画像データを解析することによって映像が大きく変化する画面変化点を検出し、その画面変化点に対応する復号画像をビットマップ形式の静止画として静止画保存メモリ１３に記録する。 - 特許庁

When the inputted subordinate information f is on, position information p as an adding object is transferred to a watermark pattern collation controller 14 to add a watermark pattern to the code to be an object on the encoding bit string by a subordinate information adder 12.例文帳に追加

付随情報付加器１２では、入力された付随情報ｆがｏｎである場合、符号化ビット列上の対象となる符号にウォータマークパターンを付加するため、付加対象の位置情報ｐをウォータマークパターン照合制御器１４へと渡す。 - 特許庁

The method for compressing data includes the steps of retrieving a series of data transition of a known pattern of a plurality of series of data of a plurality-bit constitution which can display multi-values, and converting the data into compression data including its pattern identity and its starting point data.例文帳に追加

多値を表すことができる複数ビット構成のデータの複数の連なりの中の、既知パターンの一連のデータ推移を検索し、それがあるとそれを、そのパターンＩＤとその始点データを含む圧縮データに変換する、データ圧縮方法。 - 特許庁

A light emission control CPU 14 references a light emission pattern table stored in a light emission control information storage section 12 and sets a combination of light emission levels of R, G, B corresponding to a divided bit string (light emission pattern) to an LED driver 19 (S2).例文帳に追加

発光制御ＣＰＵ１４は、発光制御情報記憶部１２に記憶された発光パターンテーブルを参照し、分割ビット列に対応するＲ，Ｇ，Ｂの発光レベルの組み合わせ（発光パターン）をＬＥＤドライバ１９に設定する（Ｓ２）。 - 特許庁

To provide a pattern shape inspection device capable of inspecting quickly and highly sensitively a magnetic recording medium including a patterned medium, a bit patterned medium or the like of an object to be inspected, or a pattern shape of a stamper thereof or the like, and a method therefor.例文帳に追加

被検査対象であるパターンドメディアやビットパターンドメディア等からなる磁気記録媒体又はそのスタンパ等のパターン形状を高速で、且つ高感度に検査できるようにしたパターン形状検査装置及びその方法を提供することにある。 - 特許庁

When the input data are a pattern (1001110111), and when data are a pattern (110111) and a next three channel bit is "010", the minimum run continuation limit processing part 52 outputs a corresponding code sequence, while outputs a minimum run continuation limit data detecting flag "on".例文帳に追加

最小ラン連続制限処理部52は入力データがパターン（1001110111）である場合、並びにデータがパターン（110111）であり次の３チャネルビットが“010”である場合、対応する符号列を出力すると共に、最小ラン連続制限データ検出フラグonを出力する。 - 特許庁

When a secrecy scramble pattern generating circuit 42 generates a PN pattern (PNSEC) for descrambling, its PN pattern (PNSEC) output is converted into 160-bit parallel data (P_PNSEC), which are fed to the parallel exclusive OR (EXOR) circuit 40, wherein 160 sets of exclusive OR arithmetic circuits calculate the received data in accordance with the bits to carry out descramble processing in parallel.例文帳に追加

スクランブル解除用のPNパターン(PNSEC)が秘話スクランブルパターン発生回路42にて生成されると、そのPNパターン(PNSEC)出力が160ビットパラレルのデータ(P_PNSEC)に変換されて並列排他論理和(EXOR)回路40に供給され、160個の排他的論理和演算回路にて各入力データがビット対応に演算されてデスクランブル処理がパラレルにて行われる。 - 特許庁