「bits」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

To get one and more hardware random numbers by one occurrence of a predetermined signal and get hardware random numbers of as many bits as possible by a counter of as few bits as necessary.例文帳に追加

一回の所定の信号の発生によって複数のハードウェア乱数を得るとともに、必要最小限のビット数のカウンタによって、できるだけ大きなビット数のハードウェア乱数を得る。 - 特許庁

Thus, the frequency of incidence of the "H" bits is higher than the frequency of incidence of the "L" bits in the output of the parallel data control section 2 resulting in that the total amount of the currents flowing through the signal lines can be decreased.例文帳に追加

このため、パラレルデータ制御部２の出力は“Ｈ”のビットの発生頻度が“Ｌ”のビットの発生頻度より高くなり、信号線を流れる電流の総量が少なくなる。 - 特許庁

Furthermore, the signal converter 3 converts the signaling bits A, B, C, D of the signal received via the line network 4 into the signaling bits with the TTC2M format by referring to the table and outputs the converted bit to the PBX2.例文帳に追加

また、回線網４を介して受信した信号のＡＢＣＤビットをテーブルを参照してＴＴＣ２Ｍフォーマットのシグナリングビットに変換してＰＢＸ２に出力する。 - 特許庁

When Singbit continues consecutively for four or more from MSB in the fixed point system, the data is set to data of 11 bits in the fixed point system which is shifted to the right by 8 bits.例文帳に追加

固定小数点方式で、入力データにＭＳＢからＳｉｇｎｂｉｔが連続４つ以上続いている場合、８ｂｉｔ右にシフトした１１ｂｉｔの固定小数点データとする。 - 特許庁

That is, a cyclic arithmetic loop in a plurality of bits is configured, consisting of a register 108 that is capable of parallel input output in a plurality of bits, a vector multiplier 110, and a selector 111.例文帳に追加

すなわち、複数ビットのパラレル入出力が可能なレジスタ１０８と、ベクトル乗算器１１０と、セレクタ１１１で構成される複数ビットの巡回演算ループを形成する。 - 特許庁

An exclusive image data bus VD [7:0] is used for 8 bits and an address bus ADRS [7:4] is used for remaining 4 bits as signal lines to be used for image transmission.例文帳に追加

この画像伝送に使用する信号ラインは、８ｂｉｔｓ分は専用の画像データバスＶＤ［７：０］を用い、残りの４ｂｉｔｓ分はアドレスバスのＡＤＲＳ［７：４］を利用する。 - 特許庁

Thus, a transition area between bits is fixed in the part where the implanted metallic element ion is in existence, and does not connect with the adjacent bits to enable the write-in even at the high recording density.例文帳に追加

このため、注入された金属元素イオンが存在する部分でビット間の遷移領域が固定され、隣接ビットと繋がることなく、高記録密度でも書き込みが可能となる。 - 特許庁

The circuit 42 has plural addition blocks which add the addition data and the data to be added in the unit of the prescribed number of bits and output the added results of the prescribed number of bits and carry out.例文帳に追加

加算回路４２は、加算データと被加算データとを所定数ビット単位で加算し、所定数ビットの加算結果とキャリアウトを出力する複数の加算ブロックを有する。 - 特許庁

To provide an alarm indication signal AIS detection circuit with a small circuit scale that detects an AIS when m-consecutive bits of an input signal are '1' and permits n-bit errors in the m-bits.例文帳に追加

入力信号がmビット連続して「1」であるときにAIS検出とし、かつmビット中nビットの誤りを許容するAIS検出回路において、回路規模の小さいAIS検出回路を提供する。 - 特許庁

In a second memory block MB1 adjacent to the MB0, addresses n to 2n-1 are assigned to the first bits of the memory cell MC respectively, and addresses 0 to n-1 are assigned to the second bits.例文帳に追加

ＭＢ０に隣接する第２メモリブロックＭＢ１において、メモリセルＭＣの第１ビットにはそれぞれｎ〜２ｎ−１のアドレスを、第２ビットには０〜ｎ−１のアドレスを割り当てる。 - 特許庁

At the time of a test mode, one input data signal is generated and converted to data of plural bits by a data generating circuit, and they are written to a RAM simultaneously en bloc for plural bits.例文帳に追加

試験モード時には、一つの入力データ信号が、データ発生回路により、複数ビットのデータに発生、変換され、ＲＡＭへの書き込みが複数ビットに同時に行われる。 - 特許庁

An obtained generated frame image Fm has the data of 2 bits indicating a fractional part generated by the computation of the composition processing in addition to the data of 8 bits indicating an integer part.例文帳に追加

得られた生成フレーム画像Ｆｍは、整数部分を表す８ビットのデータに加えて、合成処理の演算により生じた端数部分を表す２ビットのデータを有している。 - 特許庁

Furthermore, ON bits are set packed from a temporally earlier or later direction in a signal in bits representing generated density data according to a slag.例文帳に追加

また、生成される濃度データ各々を表す複数ビットからなる信号の内、オンのビットを、フラッグに応じて、時間的に早い方向、あるいは、遅い方向から詰めて立てるような構成とした。 - 特許庁

The image data of 12 bits per pixel obtained by a CCD 1 are separated into the high order side bit data of the high order 8 bits of high correlation and the low order side bit data of low correlation.例文帳に追加

ＣＣＤ１により得られた１画素当り１２ビットの画像データが、相関性の高い上位８ビットの上位側ビットデータと、相関性の低い下位側ビットデータとに分離される。 - 特許庁

A cutter spoke 10 to be provided on a cutter head is composed in a structure in which a movable spoke 12 provided with preliminary cutter bits 16 is buried in a fixed spoke provided with fixed cutter bits 15.例文帳に追加

カッターヘッド２に設けるカッタースポーク１０を、固定カッタービット１５…を備えた固定スポーク１１の中に予備カッタービット１６…を備えた可動スポーク１２を埋設した構造とする。 - 特許庁

A comparator circuit 11 compares the number of changed bits of dimensional data DX from a previous source data DY with the prescribed number of bits and outputs the comparison result as a decision signal JD.例文帳に追加

比較回路１１は、前回元データＤＹからの次元データＤＸのビットの変化数を所定ビット数と比較し、その比較結果を判定信号ＪＤとして出力する。 - 特許庁

To provide a semiconductor integrated device which includes a memory storing data having a plurality of bits and can rewrite the number of optional bits in the data with a simple configuration.例文帳に追加

複数のビットを有するデータを記憶するメモリを含み、このデータ中の任意のビット数の書き替えを簡単な構成で可能にした半導体集積装置を提供すること。 - 特許庁

Data inputted to the data generating circuit 5 is developed to data of 8 bits, after that, this developed data is transferred to the RAM simultaneously en bloc 8 bits through a selector circuit 7.例文帳に追加

データ発生回路５に入力されたデータは８ビットのデータに展開され、その後この展開されたデータは７のセレクタ回路を経由してＲＡＭへ８ビット同時に転送される。 - 特許庁

The device, such as a telecommunications endpoint, then intersperses the bits of the digital message throughout the encrypted signal in place of those bits overwritten, in a process referred to as "watermarking".例文帳に追加

次いで、遠隔通信エンドポイントなどの装置は、「ウォーターマーキング」と呼ばれるプロセスで、暗号化信号全体にわたって、上書きされるビットの代わりにデジタル・メッセージのビットを散在させる。 - 特許庁

In the present architecture, data bits to be transmitted are first encoded by a generation polynomial and a resultant parity bit is set after the data bits and sent out together.例文帳に追加

本発明のアーキテクチャでは、始めに被送信データビットを生成多項式によりエンコードするとともに、それにより発生したパリティビットを該データビットの後にセットして共に送出する。 - 特許庁

CCD-RAW data outputted from a CCD as data of 12 bits per pixel are recorded in a memory 58 as data of 2 bytes containing invalid data in low-order 4 bits.例文帳に追加

１画素当たり１２ビットのデータとしてＣＣＤから出力されるＣＣＤ−ＲＡＷデータは下位４ビットに無効データを含む２バイトのデータとしてメモリ５８に記録される。 - 特許庁

Bits to which "0" insertion was performed are deleted from the receiving packet data that is not deleted, and the FCS data portion is deleted from the receiving packet data from which the bits, to which "0" insertion was performed, are deleted.例文帳に追加

廃棄しなかった受信パケットデータから’ ０’ インサーションされたビットを削除し、’ ０’ インサーションされたビットが削除された受信パケットデータからＦＣＳデータ部分を削除する。 - 特許庁

A determining part calculates the number of erroneous bits of the synchronization signal and judges the decoding of the TMCC information in the TMCC signal as possible when the number of erroneous bits is smaller than a threshold.例文帳に追加

判定部は、同期信号の誤りビット数を算出し、誤りビット数が閾値より小さい場合にＴＭＣＣ信号におけるＴＭＣＣ情報の復号が可能であると判定する。 - 特許庁

A data encoding section 12a adds the check bits having the number of bits determined by the check bit count determining section 14 to transmission data DSD and then encodes the transmission data DSD.例文帳に追加

データ符号化部１２ａは、チェックビット数決定部１４で決定されたビット数を有するチェックビットを送信データＤＳＤに付加して、当該送信データＤＳＤを符号化する。 - 特許庁

First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.例文帳に追加

第１、第２入力バッファ回路は、前記入出力ピンを通じて入力されたＭビットデータのうち、Ｎ個の下位ビット（Ｎは自然数）、Ｎ個の上位ビットを各々受け入れる。 - 特許庁

In a general data format, the leading 32 bits are used as a reserved or system header, 2-bit control codes a1, a2 are arranged next, and the remaining 30 bits are random numbers.例文帳に追加

一般データフォーマットでは、先頭の３２ビットがリザーブドまたはシステムヘッダとして使用され、その次に２ビットの制御コードａ１，ａ２が配置され、残りの３０ビットが乱数とされる。 - 特許庁

Because the number of substitute bits changes in accordance with the number of the valid bits of the data Dwav, the data Dwav' can not become noise due to a masking effect even though the data Dwav' are reproduced by an old reproducing device.例文帳に追加

置換ビット数は音楽データＤwavの有効ビット数に応じて変化するので、マスキング効果によって、付加音楽データＤwav'を旧再生装置で再生してもノイズとならない。 - 特許庁

To calculate each check bit, a specific subset to the data bits is assigned, and two bits of the data block are transferred through each data bus.例文帳に追加

拡張チェック・ビットを使用せずに、シンドローム・ビット・ベクトルの値を使用して、データ・ブロック内で発生した単一ビットのエラーを検出して訂正し、対になった二重ビットのエラーを検出する。 - 特許庁

Furthermore, a low-order bit monitoring circuit 6 monitors low-order (a) bits in order to monitor an input level in which no error is generated and when all low-order (a) bits become '0', the circuit 6 outputs control signals.例文帳に追加

また、誤差が発生しない入力レベルを監視するために、下位ビット監視回路６は、下位ａビットを監視し、この下位ａビットが全て“０”となるとき、制御信号を出力する。 - 特許庁

Input image data consisting of a plurality of (n) bits inputted from outside via an interface means is converted into a plurality of (m) (m<n) bits, which are outputted to a display memory means to be stored there.例文帳に追加

外部よりインターフェース手段を介して入力される複数ｎビットの入力画像データを複数ｍ（ｍ＜ｎ）ビットに変換して、表示メモリ手段に記憶させるように出力する。 - 特許庁

The embedding arithmetic section 164 generates a code X, on the basis of LSB side 4 bits of the VQ code from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient B, and supplies the code X to the composite section 142.例文帳に追加

埋込み演算部１６４は、VQコード決定部５５からのVQコードのLSB側４ビットと予備係数Bの４ビットの情報からコードXを生成し、合成部１４２に供給する。 - 特許庁

The embedding arithmetic section 162 generates a code Y, on the basis of MSB side 4 bits of a VQ code from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient E, and supplies the code Y to a composite section 60.例文帳に追加

埋込み演算部１６２は、VQコード決定部５５からのVQコードのMSB側４ビットと予備係数Eの４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁

Gamma-correction blocks 160, 190 perform gamma-correction processing and eliminate data bits for a synchronizing signal, in a serial digital interface (HD-SDI) of a HDTV(High Definition Television Receiver) to eliminate data bits from image data.例文帳に追加

ガンマ補正ブロック160,190においてガンマ補正処理を行うとともに、HDTVのシリアルディジタルインターフェース(HD−SDI)における同期信号用のデータビットを、ガンマ補正ブロック160,190において画像データ中から削除する。 - 特許庁

To prevent the writing faultiness of a nonvolatile semiconductor memory device and secure its high operating reliability, in the nonvolatile semiconductor memory device having the system whereby the information comprising two or more bits of a plurality of bits is memorized in its single cell.例文帳に追加

単一セルに２ビット以上の複数ビットの情報を記憶させる方式の不揮発性半導体メモリ装置において、書き込み不良を防止し、高い動作信頼性を確保する。 - 特許庁

In a deblock circuit 61, the upper eight bits and the lower two bits that are present in the working memories 56 and 57 after the synthesis are added to compose a 10-bit signal, which is written into the same position of the I frame memory 51.例文帳に追加

デブロック回路６１では、合成後の作業メモリ５６，５７に存在する上位８ビット、下位２ビットを合わせて１０ビット信号を構成し、Ｉフレームメモリ５１の同位置に書き込む。 - 特許庁

Among the plurality of write modes, according to a write mode selected with the mask data of two bits, for every bit of the write data of (n-2) bits, whether the writing is valid or invalid is selected.例文帳に追加

複数の書き込みモードのうち、２ビットのマスクデータによって選択される書き込みモードに応じて、（ｎ−２）ビットの書き込みデータのビットごとに、書き込みの有効または無効を選別する。 - 特許庁

For instance, the sampling data display processing section 211 displays numerical data of 16 bits or 32 bits by an integer, displays data (character codes) of a character string as the character string and displays the bit data by a format of ON/OFF or the like.例文帳に追加

例えば、１６ビットや３２ビットの数値データを整数で表示し、文字列のデータ（文字コード）を文字列として表示し、ビットデータをＯＮ／ＯＦＦなどの形態で表示する。 - 特許庁

The expected value has the number of the same bits as the data with the EDCs, and is an error detection value of a code sequence in which only corresponding bits when the order of the direction Q is matched are set to 1, and others are set to 0.例文帳に追加

期待値は、ＥＤＣ付きデータの同一ビット数であって、方向Ｑの順を対応づけたとき対応するビットのみを１、他を０とした符号列の誤り検出値である。 - 特許庁

When reading data for the width of (j) bits, the data are read out while increasing addresses (j) by (j) like addresses A1, A(1+j), A(1+2j)... and only low-order (j) bits are extracted as parallel data.例文帳に追加

そしてｊビット幅で読み出すときは、アドレスＡ１、Ａ（１＋ｊ）、Ａ（１＋２ｊ）…とｊづつアドレスをふやしてデータを読み出し、かつその下位ｊビットだけをパラレルデータとしてとり出す。 - 特許庁

Level conversion wherein picture element effective bits N are reduced to picture element effective bits I in the level direction is performed to picture elements of input line data DI, and intermediate line data DM are produced (Fig 1 (a), (b)).例文帳に追加

入力ラインデータＤＩの画素に対して、画素有効ビットＮをレベル方向に画素有効ビットＩに削減するレベル変換を施し中間ラインデータＤＭを生成する（図１（ａ），（ｂ））。 - 特許庁

Constant-current transistors Q1 to Q9 for supplying constant currents according to ON of SW1 to SW9 for turning on or off according to respective bits of an input digital signal are divided into blocks at each three bits.例文帳に追加

入力デジタル信号の各ビットによってオンオフされるＳＷ１〜ＳＷ９のオンにより定電流を流す定電流トランジスタＱ１〜Ｑ９を３つずつブロックに分ける。 - 特許庁

The data mapping part 122 maps a symbol including S bits onto the non-interference subcarrier, maps a symbol that does not include S bits onto the other subcarrier and outputs the subcarrier to a pilot mapping part 123.例文帳に追加

データマッピング部１２２は、Ｓビットを含むシンボルを非干渉サブキャリアにマッピングし、また、Ｓビットを含まないシンボルをそれ以外のサブキャリアにマッピングし、パイロットマッピング部１２３に出力する。 - 特許庁

Texture mapping is carried out by setting bits M-N and bits K-L (K≥I≥L>M≥J≥N) of the Z-value to the index numbers of the LUT1 and LUT2, and the Z-value is converted into a Z3-value and a Z4-value.例文帳に追加

Ｚ値のビットＭ〜Ｎ、ビットＫ〜Ｌ（Ｋ≧Ｉ≧Ｌ＞Ｍ≧Ｊ≧Ｎ）をＬＵＴ１、ＬＵＴ２のインデックス番号に設定してテクスチャマッピングを行い、Ｚ値をＺ３値、Ｚ４値に変換する。 - 特許庁

Data of 32 bits output from an output terminal CO of the core part 10 are passed to a CPU 1, and also passed to a selector 31 after compressed into 8 bits in a reduction part 28.例文帳に追加

一方、コア部１０の出力端子ＣＯから出力される３２ビットのデータは、ＣＰＵ１に与えられると共に、縮退部２８で８ビットに圧縮されてセレクタ３１に与えられる。 - 特許庁

In a conventional data format, the head 32-bits are used for reserved data or a system header, the 2-bit control codes a1, a2 are placed after them, and a random number is set to the remaining 30 bits.例文帳に追加

一般データフォーマットでは、先頭の３２ビットがリザーブドまたはシステムヘッダとして使用され、その次に２ビットの制御コードａ１，ａ２が配置され、残りの３０ビットが乱数とされる。 - 特許庁