「bl -」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

In writing data, bit lines BL and /BL constituting the same pair of bit lines are coupled electrically with a bit line coupling transistor 62.例文帳に追加

データ書込時において、同一ビット線対ＢＬＰを構成するビット線ＢＬおよび／ＢＬは、ビット線結合トランジスタ６２によって、電気的に結合される。 - 特許庁

A sense line SN of a sense amplifier 31 is connected to a selection bit line BL.例文帳に追加

センスアンプ３１のセンス線ＳＮは選択ビット線ＢＬに接続される。 - 特許庁

A protective film PFM has a protection function before mounting the back light BL, and makes an observation image clear after mounting the back light BL.例文帳に追加

保護フィルムＰＦＭが、バックライトＢＬの取り付け前には保護機能を有し、バックライトＢＬの取り付けた後においては観察像の鮮明化を行うことになる。 - 特許庁

Each charge circuit 50 charges the bit line pair BL/BLB to a fixed potential VDD-x after the read/write operation, but does not charge the pair when a potential exceeds the fixed potential VDD-x.例文帳に追加

各チャージ回路５０は、読み出し／書き込みの動作後に、ビット線対BL/BLBを一定の電位VDD-xにチャージし、それ以上の電位の時はチャージをしない。 - 特許庁

In this embodiment, the bit lines BL-1 to BL-4 are formed on a metal layer, and the word line 222 and the dielectric layer have flat or non-flat surfaces.例文帳に追加

この実施例では、ビット線ＢＬ−１〜ＢＬ−４が金属層上に形成され、ワード線222と誘電体層は、平坦または非平坦な表面を有する。 - 特許庁

The selected cell is used to produce the recombinant human BL angiostatin polypeptide A which has a biological activity which is equal to that of a natural type BL angiostatin.例文帳に追加

選抜した細胞を用い、天然型ＢＬアンジオスタチンに匹敵する生物活性を有する組換えヒトＢＬアンジオスタチンポリペプチドＡを生産した。 - 特許庁

When charging a low voltage battery BL, field-effect transistors Q1-Q3 are turned on to supply the output power of the generator ACG to the battery BL.例文帳に追加

低電圧系のバッテリＢＬを充電する場合、電界効果トランジスタＱ１〜Ｑ３をオンさせて発電機ＡＣＧの出力をバッテリＢＬに振り分ける。 - 特許庁

The pile type improvement body 1 has its BL ratio adjusted in the range of 0.2-0.4.例文帳に追加

杭式改良体１は、そのＢＬ比が０．２〜０．４に調整されている。 - 特許庁

In this regulation method for operating a refuse incineration plant 10 using the support burner 30, steam power is regulated by using burner power BL of the support burner 30.例文帳に追加

本発明は、サポートバーナー（30）を用いるごみの焼却プラント（10）を操作する調節方法であり、サポートバーナー（30）のバーナーパワー（BL）を用いてスチームパワーを調節する。 - 特許庁

VIDEO DECODING METHOD CONSIDERING INTRA BL MODE, VIDEO DECODER, AND RECORDING MEDIUM例文帳に追加

イントラＢＬモードを考慮したビデオデコーディング方法、ビデオデコーダ、及び、記録媒体 - 特許庁

A precharge voltage level of a current supply line (10) which transmits a writing current is set to the same level of the precharge voltage of bit lines (BL<O> to BL<N>).例文帳に追加

書込電流を伝達する電流供給線（１０）のプリチャージ電圧レベルを、ビット線（ＢＬ＜０＞−ＢＬ＜Ｎ＞）のプリチャージ電圧と同一レベルに設定する。 - 特許庁

A read gate RG of a selected memory cell array drives the voltage of read data buses RDB and /RDB depending on the voltage of the bit lines BL and /BL.例文帳に追加

選択されたメモリセル列において、リードゲートＲＧは、ビット線ＢＬおよび／ＢＬの電圧に応じて、読出データバスＲＤＢおよび／ＲＤＢの電圧を駆動する。 - 特許庁

On the other hand, a user BL signal is on output from a user circuit not depicted in the figure.例文帳に追加

一方、図示しないユーザ回路からユーザＢＬ信号がオン出力される。 - 特許庁

First, bit lines BL, bBL and sense amplifier nodes SA, bSA are pre-charged separately.例文帳に追加

まず、ビット線ＢＬ，ｂＢＬとセンスアンプノードＳＡ，ｂＳＡを別々にプリチャージする。 - 特許庁

A bit line BL to which a write potential is supplied once keeps the potential.例文帳に追加

一度書込電位が供給されたビット線ＢＬはその電位を維持する。 - 特許庁

VIDEO ENCODING METHOD CONSIDERING INTRA BL MODE, VIDEO ENCODER, AND RECORDING MEDIUM例文帳に追加

イントラＢＬモードを考慮したビデオエンコーディング方法、ビデオエンコーダ、及び、記録媒体 - 特許庁

The basicity BL of the flux filled in a groove is 0.5 to 1.5.例文帳に追加

開先内に充填されるフラックスは、塩基度ＢＬが０．５乃至１．５である。 - 特許庁

The lure main body B1 is constituted with the upper part BU and the lower part BL differing in density from each other where the density of the lower part BL may be made larger than that of the upper part BU.例文帳に追加

ルアー本体Ｂ１を、相互に比重の異なる上部ＢＵと下部ＢＬとから構成し、下部ＢＬの比重を上部BUの比重よりも大きくしてもよい。 - 特許庁

In the bit line pair BLP, the bit lines BL and /BL are formed using different metallic wiring layers so as to hold a magnetic tunnel junction part MTJ in a vertical direction.例文帳に追加

ビット線対ＢＬＰは、ビット線ＢＬおよび／ＢＬは、異なる金属配線層を用いて、磁気トンネル接合部ＭＴＪを上下方向に挟むように形成される。 - 特許庁

In reading out of data, a selected memory cell MC and a comparison cell MC# are connected to data lines DIO and/DIO respectively through bit lines BL and/BL.例文帳に追加

データ読出時において、選択されたメモリセルＭＣおよび比較セルＭＣ＃は、ビット線ＢＬおよび／ＢＬを介して、データ線ＤＩＯおよび／ＤＩＯとそれぞれ接続される。 - 特許庁

The device includes: bit lines BL and plate lines PL for supplying a voltage to variable resistance elements VRE; and an SA/BL driver 6 for controlling a direct verifying operation, or the like.例文帳に追加

可変抵抗素子ＶＲＥに電圧供給するビット線ＢＬおよびプレート線ＰＬと、ダイレクトヴェリファイ動作を制御するＳＡ・ＢＬドライバ６等を有する。 - 特許庁

A caisson 100 in which a bioleaching liquid BL is contained is installed on a sea bottom BS.例文帳に追加

バイオリーチング液ＢＬを収容したケーソン１００が海底ＢＳに設置される。 - 特許庁

In reading out of fuse/anti-fuse, voltage Vb1h deciding a high potential of a bit line BL of a memory cell array 6 is used instead of internal voltage Vint being general hitherto.例文帳に追加

ヒューズ／アンチヒューズの読み出しにおいて、これまで一般的であった内部電圧Vintに代えて、メモリーセルアレイ６のビット線BLの高ポテンシャルを定める電圧Vb1hを用いる。 - 特許庁

Then, a non-drawing region inside the borderline BL is expanded (second deformation).例文帳に追加

次に、境界線ＢＬ内側の非描画領域を膨張処理する（第２変形）。 - 特許庁

The first and second bit lines, BL and bBL, have the bit line twisted structure, and the first and second bit lines, BL and bBL, are replaced with each other in a block selector region BS.例文帳に追加

第１及び第２ビット線ＢＬ，ｂＢＬは、ビット線ツイスト構造を有し、かつ、第１及び第２ビット線ＢＬ，ｂＢＬの入れ替えは、ブロックセレクタ領域ＢＳで行われる。 - 特許庁

Further, an active area AA on a silicon wafer to form sources, channels and drains of transistors of the memory cells MC is formed obliquely to the direction of the bit line couples BL and /BL.例文帳に追加

さらに、メモリセルＭＣのトランジスタのソース、チャネル、ドレインを形成するシリコン基板上のアクティブ領域ＡＡが、ビット線対ＢＬ，／ＢＬの方向に対して斜めに形成される。 - 特許庁

A memory cell array 1 is configured by disposing a memory cell MC including one pair of cross-connected inverters INV1 and INV2 at each intersection of word lines WL and bit lines BL, /BL.例文帳に追加

メモリセルアレイ１は、一対のインバータＩＮＶ１、ＩＮＶ２を交差接続してなるメモリセルＭＣをワード線ＷＬとビット線対ＢＬ、／ＢＬとの交点に配列してなる。 - 特許庁

A precharge circuit 6 discharges electric charges charged on the bit-line BL, when a drive voltage applied on the bit-line BL from the load circuit 4 exceeds the designated potential.例文帳に追加

プリチャージ回路６は、負荷回路４からビット線ＢＬに印加される駆動電圧が所定電位を越える場合に、ビット線ＢＬに充電される電荷を放電させる。 - 特許庁

Thus, compared to the conventional case of applying a grounding voltage GND only to one end of the bit line BL, the influence of a parasitic resistor 9 of the bit line BL is reduced.例文帳に追加

したがって、ビット線ＢＬの一方端のみに接地電圧ＧＮＤを印加していた従来に比べ、ビット線ＢＬの寄生抵抗９の影響が小さくなる。 - 特許庁

A bit line control circuit (4) controls, at an activated state, the electrical potential of the second bit line (/BL) to the third electrical potential after electrical charges are transmitted to the first bit line (BL) selected.例文帳に追加

ビット線制御回路(4)は、活性状態において、選択された第１ビット線(PL)に電荷が転送された後、第２ビット線(/PL)の電位を第３電位に制御する。 - 特許庁

A slit chip guide 61 is arranged by vertically straddling a travel surface BL of the sheet adjacently to a pair of upper-lower ring-shaped slitter knives 33 for cutting the edge part of the corrugated board sheet.例文帳に追加

段ボールシートの縁部を切断する上下一対のリング状のスリッタナイフ３３に隣接し、シートの走行面BLを上下にまたいでスリット屑ガイド６１を設ける。 - 特許庁

When read, a current detecting impedance which varies by a signal potential of the first storage node is injected to a selected bit line pair BL,/BL.例文帳に追加

読み出し時には選択されたビット線対ＢＬ，／ＢＬにセンスアンプから第１の記憶ノードの信号電位により変化するインピーダンスを検出する電流が注入される。 - 特許庁

The long intake passage 22 is connected to the common collecting chamber 20C, and the short intake passage 23 is connected to the left collecting chamber 20L or the right collecting chamber 20R for each of the banks BL and BR.例文帳に追加

長尺吸気通路22は共通集合室20Cに接続され、短尺吸気通路23は左集合室20Lまたは右集合室20RにバンクBL，BR毎に分かれて接続される。 - 特許庁

The isolation of a gene increasing the expression levels after 3 h and 24 h is tried by adding brassinolide (BL) of a typical brassinosteroid to a brd1 variant having a low BR endogenous amount.例文帳に追加

BR内生量の低いbrd1変異体に代表的なブラシノステロイドであるブラシノライド（BL）を添加し、3時間及び24時間後に発現レベルが上昇する遺伝子の単離を試みた。 - 特許庁

A read gate RG corresponding to the selected column drives the voltage of read data buses RDB and /RDB by driving force corresponding to the voltage of corresponding bit lines BL and /BL.例文帳に追加

選択列に対応するリードゲートＲＧは、対応するビット線ＢＬ，／ＢＬの電圧に応じた駆動力で、リードデータバスＲＤＢ，／ＲＤＢの電圧を駆動する。 - 特許庁

He's 11 years old, blond hair, he's really s uh... small for his age, gree green eyes, he's got on a a bl blue shirt and khaki pants.例文帳に追加

11歳よ 髪はブロンドで年齢 の割に幼く見えるわ 瞳は緑で - 映画・海外ドラマ英語字幕翻訳辞書

The vehicle light control system includes: a lighting means T for lighting the light emitter BL; and a state change detecting means 52 for detecting a state change of the vehicle.例文帳に追加

乗物用調光システムは、発光体（BL）を点灯させるための点灯手段(T)と、乗物における状態変化を検知するための状態変化検知手段(52)とを備える。 - 特許庁

Transistor QN13 is connected between the node NX and the bit line BL and becomes conductive when the potential of the bit line BL becomes lower than the grounding potential GND.例文帳に追加

トランジスタＱＮ１３は、ノードＮＸとビット線ＢＬとの間に接続されビット線ＢＬの電位が接地電位ＧＮＤよりも低くなった場合に導通する。 - 特許庁

Transistor QP 13 is connected between the node NY and the bit line BL and becomes conductive when the potential of the bit line BL becomes higher than the grounding potential GND.例文帳に追加

トランジスタＱＰ１３は、ノードＮＹとビット線ＢＬとの間に接続されビット線ＢＬの電位が接地電位ＧＮＤよりも大きくなった場合に導通する。 - 特許庁

The selection transistor SGD is connected between the end of the memory cell group and a bit line BL.例文帳に追加

選択トランジスタＳＧＤはメモリセル群の一端とビット線ＢＬ間に接続される。 - 特許庁

Thereby, the bit line BL bar is fixed to a VDD level keeping the T4 as it is.例文帳に追加

これによって、Ｔ４をオンのままにしてビット線ＢＬバーをＶＤＤレベルに固定する。 - 特許庁

These voltages are supplied to bit lines BL of an array block and control gate lines CG.例文帳に追加

これらの電圧は、アレイブロックのビット線ＢＬ及びコントロールゲート線ＣＧに供給される。 - 特許庁

A bit line BL is connected to a charge storing circuit 20 through a charge transferring circuit 12.例文帳に追加

ビット線ＢＬは、電荷転送回路１２を介して電荷蓄積回路２０に接続される。 - 特許庁

Subsequently, the binarizing processor diffuses an error Eb of a gradation expression of the entire of the target block BL generated by determining the presence or absence of the dot formation for each pixel in the target block BL into surrounding undetermined pixels outside the target block BL.例文帳に追加

次いで、２値化処理部は、該着目ブロックＢＬ内の各画素についてドット形成の有無を判断したことにより生じた該着目ブロックＢＬ全体の階調表現の誤差Ｅｂを該着目ブロックＢＬ外の周辺の未判断画素に拡散させる。 - 特許庁