「bl -」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

An inverted image (image represented with the spatial distribution of gains) Gb is generated from an inverse of a source image Ga corresponding to the dust present area BL.例文帳に追加

そして、ゴミ存在エリアＢＬに対応する原画像Ｇａの逆数から生成した反転画像（ゲインの空間分布で表現した画像）Ｇｂを生成する。 - 特許庁

A bead base surface SA of a tire 1 mounted on a 15° taper rim is inclined straight at the angle of α of 6-10° with respect to the bead base line BL.例文帳に追加

１５°テーパリムに装着されるタイヤ１のビードベース面ＳＡは、ビードベースラインＢＬに対して６〜１０°の角度αで直線状に傾斜する。 - 特許庁

A color component separating means 63 separates the image having been subjected to the first processing into a plurality of color components to acquire the plurality of color components RL, GL, and BL.例文帳に追加

色成分分離手段６３が第１の処理済み画像を複数の色成分毎に分離して複数の色成分画像ＲＬ，ＧＬ，ＢＬを取得する。 - 特許庁

On each of the MTJ memory cell arrays 10a-10f, a bit line BL for flowing two-way data writing current corresponding to writing data is arranged.例文帳に追加

ＭＴＪメモリセルアレイ１０ａ〜１０ｆの各々には、書込データに応じて双方向のデータ書込電流を流すためのビット線ＢＬが配置される。 - 特許庁

The amount of displacement AL of the elastic roll is no less than the maximum amount of amplitude BL caused by the vibration of the intermediate transfer belt when the elastic roll is not pressed against.例文帳に追加

弾性ロールの変位量ＡＬは、弾性ロールが圧接されていないときに中間転写ベルトが振動する最大振幅量ＢＬ以上とする。 - 特許庁

During the time of read-out of data, for example, the source line SL is grounded by the read-out bias circuit 405 while keeping the bit line BL at the pre-charge potential Vp as it is.例文帳に追加

データ読み出し時には、例えばビット線ＢＬを前記プリチャージ電位Ｖｐのまま、ソース線ＳＬを読み出しバイアス回路４０５により接地する。 - 特許庁

A bit line BL and a source line SL are formed alternately having their lengths in a column direction, and the connection part JPmn is formed having its length in the column direction.例文帳に追加

ビット線ＢＬ、ソース線ＳＬは、カラム方向を長手方向として交互に形成され、連結部ＪＰｍｎは、カラム方向を長手方向として形成される。 - 特許庁

Then, a statistical amount Z is calculated by using the peak value Smin of signal strength, a signal strength SDbase indicated by the base line BL and the standard deviation SDbase.例文帳に追加

次に、信号強度のピーク値Ｓmin、ベースラインＢＬが表す信号強度Ｓbase、および標準偏差ＳＤbaseを用いて、統計量Ｚを算出する。 - 特許庁

The semiconductor device of the present invention includes a current value type memory cell MC, a bit line BL, and a sense amplifier SA composed of transistors Q1 to Q4.例文帳に追加

本発明の半導体装置は、電流値変化型メモリセルＭＣと、ビット線ＢＬと、トランジスタＱ１〜Ｑ４からなるセンスアンプＳＡを備えている。 - 特許庁

An impurity diffused layer 14 becoming a bit line BL and a silicide layer 15 are formed on the substrate 10 adjacent to the control gate CG.例文帳に追加

また、コントロールゲートＣＧに隣接する基板１０上にはビット線ＢＬとなる不純物拡散層１４及びシリサイド層１５が形成されている。 - 特許庁

The bit line BL is connected with a semiconductor substrate 1 through contact plugs 21 and connected with the contact plug 21 at the bottom of the interconnection trench 18.例文帳に追加

ビット線ＢＬは接続プラグ２１を介して半導体基板１に接続され、ビット線ＢＬと接続プラグ２１とは配線溝１８の底部で接続される。 - 特許庁

A memory cell MC is disposed between a bit line BL and a word line WL and is configured by serially connecting a variable resistance element VR and a diode DI.例文帳に追加

メモリセルＭＣは、ビット線ＢＬとワード線ＷＬとの間に配置され且つ可変抵抗素子ＶＲとダイオードＤＩとを直列接続してなる。 - 特許庁

Writing bit lines W-BL and writing word lines W-WL which intersect each other are arranged above and below sandwiching the respective TMR elements VR.例文帳に追加

各ＴＭＲ素子ＶＲを挟んで上下に、互いに交差する書き込みビット線Ｗ−ＢＬと書き込みワード線Ｗ−ＷＬが配設される。 - 特許庁

The height H1 in the radial direction from the bead base line BL of the lower intersection part P2 is in a range of 30-50% of the tire sectional height H0.例文帳に追加

又前記下の交差部Ｐ２のビードベースラインＢＬからの半径方向高さＨ１を、タイヤ断面高さＨ０の３０〜５０％の範囲とした。 - 特許庁

A memory cell array 1 has a ferroelectric capacitor of which one end is connected to bit lines BL, BBL via a transistor and the other end is connected to plate lines PL, BPL.例文帳に追加

メモリセルアレイ１は、トランジスタを介して一端がビット線ＢＬ，ＢＢＬに、他端がプレート線ＰＬ，ＢＰＬに接続される強誘電体キャパシタを持つ。 - 特許庁

Column selecting means (P/B1-P/B9)apply reference voltage (0V) to a selected column line, and set read-out voltage states (BL) to the other column lines.例文帳に追加

列選択手段（Ｐ／Ｂ１〜Ｐ／Ｂ９）は、選択した列線に基準電圧（０Ｖ）を印加し、他の列線に読み出し電圧状態（ＢＬ）を設定する。 - 特許庁

While a word line WL is at a zero potential and switch elements S1 and S2 are ON and OFF, bit lines BL and NBL are boosted in voltage to a positive potential VDD.例文帳に追加

まず、ワード線ＷＬを零電位とし、スイッチ素子Ｓ１、Ｓ２がオン、オフの状態で、ビット線ＢＬ、ＮＢＬを正電位ＶＤＤまで昇圧する。 - 特許庁

The transfer control circuit 12 includes a transistor Q20 which controls the connection between the bit line BL and the sense node Ns in response to a transfer control voltage VTG.例文帳に追加

転送制御回路１２は、転送制御電圧ＶＴＧに応じてビット線ＢＬとセンスノードＮｓとの間の接続を制御するトランジスタＱ２０を含む。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array MA configured by arraying memory cells MC; word lines WL; bit lines BL, and a control circuit 3.例文帳に追加

不揮発性半導体記憶装置は、メモリセルＭＣを配列してなるメモリセルアレイＭＡと、ワード線ＷＬと、ビット線ＢＬと、制御回路３とを備える。 - 特許庁

A memory cell array 1 formed of an array of memory cells MC each located between a word line WL and a bit line BL, and each including a variable resistor VR.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬとの間に配置され且つ可変抵抗素子ＶＲを含むメモリセルＭＣを配列してなる。 - 特許庁

A bit line BL of the memory area 1 is connected with a first sense amplifier circuit SA1 extended in a Y direction and formed in a first sense amplifier region 2.例文帳に追加

メモリ領域１のビット線ＢＬは、Ｙ方向に延びて第１センスアンプ領域２に形成された第１センスアンプ回路ＳＡ１に接続される。 - 特許庁

Magnitude of voltage to be supplied to each of control signal lines (word line WL, bit line BL, charge line CL), substrates, etc., are changed in the operational margin test.例文帳に追加

動作マージンテストでは、各制御信号線（ワード線ＷＬ、ビット線ＢＬ、チャージ線ＣＬ）や、基板などに供給する電圧の大きさを変更する。 - 特許庁

In the transistor M11, a control electrode is connected to a word line WL, a first electrode is connected to a bit line BL and a second electrode is connected to a node N, respectively.例文帳に追加

トランジスタＭ１１は、制御電極がワード線ＷＬに、第１の電極がビット線ＢＬに、第２の電極がノードＮにそれぞれ接続されている。 - 特許庁

A fluoroscopic switch, a photographing switch and a foot switch for releasing a brake BL are provided on the floor near the place for installing the lower support part of the medical examination bed.例文帳に追加

検診台の下方の支持部の設置箇所に近い床に、透視用フットスイッチと、撮影用フットスイッチと、ブレーキ（ＢＬ）解除用フットスイッチとを設ける。 - 特許庁

A sense amplifier 10 is constituted of a load transistor 4 provided on a bit line BL of a memory transistor 2, a differential amplifier AMP, and a comparator COM.例文帳に追加

センスアンプ１０は、メモリトランジスタ２のビット線ＢＬ上に設けられた負荷トランジスタ４と差動増幅器ＡＭＰと比較器ＣＯＭとから構成される。 - 特許庁

In a differential amplifying circuit 30 and an output circuit 40, output voltage VA is generated based on the reference voltage VR and the bias voltage BL.例文帳に追加

差動増幅回路３０と出力回路４０では、基準電圧ＶＲとバイアス電圧ＢＬに基づいて出力電圧ＶＡが生成される。 - 特許庁

When the movement velocity (v) of the mobile station is not higher than the lower limit velocity (vmin) (Yes in S3), the loop bandwidth (Bl) of the DLL is set to its lower limit (Blmin) (S4).例文帳に追加

移動局の移動速度（ｖ）が下限速度（ｖmin）以下のときには（Ｓ３のＹｅｓ）、ＤＬＬのループ帯域幅（Ｂl）をその下限（Ｂlmin）に設定する（Ｓ４）。 - 特許庁

When the movement velocity (v) of the mobile station is not lower than the upper limit velocity (vmax) (Yes in S1), the loop bandwidth (Bl) of the DLL is set to its upper limit (Blmax) (S2).例文帳に追加

移動局の移動速度（ｖ）が上限速度（ｖmax）以上のときには（Ｓ１のＹｅｓ）、ＤＬＬのループ帯域幅（Ｂl）をその上限（Ｂlmax）に設定する（Ｓ２）。 - 特許庁

The display memory includes a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 150 and 152.例文帳に追加

表示メモリは、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路１５０，１５２とを含む。 - 特許庁

After latch of data the sense amplifier and the latch circuit are cut off at a gate A, the sense amplifier is made a non-operation state, also, BL and ZBL are made a reference potential VBL.例文帳に追加

データのラッチ後に、センスアンプとラッチ回路とをゲートＡで遮断し、センスアンプを非作動状態とし、かつ、ＢＬおよびＺＢＬを基準電位Ｖ_BLとする。 - 特許庁

The gap length BL of the gap region GR is changed according to the distance H between the object OB and a projection plane PP (The longer H is, the longer GL is set).例文帳に追加

隙間領域ＧＲの隙間長ＧＬを、オブジェクトＯＢと投影面ＰＰとの距離Ｈに応じて変化させる（Ｈが長くなるほどＧＬを長くする）。 - 特許庁

A display device includes a display surface 11, a detection light output part 50 (and BL scan liquid crystal part LCS), a plurality of light receiving elements 36 and a height detection part.例文帳に追加

表示面１１と、検出光出力部５０（およびＢＬ走査液晶部ＬＣＳ）と、複数の受光素子３６と、高さ検出部とを有する。 - 特許庁

The fixed layer 22A is electrically connected with the first interconnection layer BL, and the recoding layer 22C is electrically connected with the diffusion region 16 of the select transistor 13.例文帳に追加

固定層２２Ａは第１の配線層ＢＬに電気的に接続され、記録層２２Ｃは選択トランジスタ１３の拡散領域１６に電気的に接続される。 - 特許庁

The basic arrays having common word lines WL formed for every bit line BL group lined up in the Z direction are arranged lined up in the Y direction.例文帳に追加

Ｚ方向に揃ったビット線ＢＬ群毎に構成された、ワード線ＷＬが共通の複数の基本アレイ面が、Ｙ方向に並んで配置されている。 - 特許庁

The digit line DL has a width WDL at the intersection part, and the bit line BL has a width WBL at the intersection part.例文帳に追加

ディジット線ＤＬはこの交差部分において幅ＷＤＬを有しており、かつビット線ＢＬはこの交差部分において幅ＷＢＬを有している。 - 特許庁

A sense amplifier 7A compares a potential of a bit line BL to which a variable cell resistance Rcell is connected, with a reference potential VREF to read a logic of information.例文帳に追加

センスアンプ７Ａは、前記可変セル抵抗Ｒｃｅｌｌが接続されたビット線ＢＬの電位を参照電位ＶＲＥＦと比較し、情報の論理を読み出す。 - 特許庁

Since a convex cavity 11 is located above, bubbles BL move from the cavity 11 to the periphery and escape to a circular concave part 16.例文帳に追加

凸状のキャビティ１１が上方に位置するので、気泡ＢＬはキャビティ１１から外周に回り込み、環状の凹部１６へと逃避することとなる。 - 特許庁

When the lever BL is operated, the engine speed is controlled to a speed set by a speed setting dial 46 irrespective of an operation of the acceleration pedal 15.例文帳に追加

操作レバーＢＬが操作されると、アクセルペダル１５の操作に拘わらずエンジン回転数を回転数設定ダイヤル４６で設定した回転数に制御する。 - 特許庁

Thereby, electric charges are extracted from the bit lines BL to the ground potential through the transistor Tr1, the first storage node ND1, and the transistor Q4 in this order.例文帳に追加

そのため、ビットラインＢＬからトランジスタＴｒ１、第１の記憶ノードＮＤ１、及びトランジスタＱ４をこの順に介して、接地電位に電荷が引き抜かれる。 - 特許庁

A beam shaping element BL shapes the laser beam L1 emitted from the blue laser light source D1 so that the laser beam L1 is scattered in ellipse-shaped light intensity distribution.例文帳に追加

ビーム整形素子ＢＬは、青色レーザ光源Ｄ１から楕円状の光強度分布で発散するように出射したレーザビームＬ１を整形する。 - 特許庁

When a control signal EN becomes "H", reference voltage VR is generated in a reference voltage circuit 10 and bias voltage BL is generated in a bias circuit 20.例文帳に追加

制御信号ＥＮが“Ｈ”になると、基準電圧回路１０で基準電圧ＶＲが生成され、バイアス回路２０ではバイアス電圧ＢＬが生成される。 - 特許庁

The plane shape of a pair of footprint patterns 20, 30, where electrodes 5A, 5B of chip parts 5 are soldered, is nearly symmetrical to a reference line BL.例文帳に追加

チップ部品５の電極部５Ａ，５Ｂがはんだ付けされる一対のフットプリントパターン２０，３０の平面形状は基準線ＢＬに対してほぼ対称である。 - 特許庁

A memory cell array 1 is connected to word lines WL and a bit line BL and constituted so that a plurality of serially connected memory cells are arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

The coloring part 10 colors the outer surface 5a of a cable 3 with the first - the fourth coloring materials B, R, Y, and BL mixed in the mixing tank 23.例文帳に追加

着色部１０は混合層２３内の混ぜられた第１ないし第４の着色材Ｂ，Ｒ，Ｙ，ＢＬで電線３の外表面５ａを着色する。 - 特許庁

An operation of an operation lever BL is detected by a pressure switch 44 for working, and an operation of an acceleration pedal 15 is detected by a pressure switch 45 for teveling.例文帳に追加

作業用圧力スイッチ４４により操作レバーＢＬの操作を検出し、走行用圧力スイッチ４５によりアクセルペダル１５の操作を検出する。 - 特許庁