「bl -」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A borderline BL is specified on a drawing line DL for forming a specific closed region.例文帳に追加

特定の閉領域を形成する描画線ＤＬ上に境界線ＢＬを規定する。 - 特許庁

One end of the bit line BL is connected to a gate electrode of a transistor STR for read-out.例文帳に追加

ビットラインＢＬの一端を読み出し用トランジスタＳＴＲのゲート電極に接続する。 - 特許庁

A second interruption-of- service detecting means 13 detects voltage of a positive electrode side line BL+.例文帳に追加

第２停電検出手段１３で正極側ラインＢＬ＋の電圧を検出する。 - 特許庁

Memory cells 3 are arranged at the intersected points between plural word lines WL00, WL01,... and bit lines BLs in a matrix manner.例文帳に追加

メモリセル３は複数のワード線WL00,WL01,…とビット線BLの交点にマトリックス状に配置される。 - 特許庁

When a memory cell cell is not selected, a recover bar signal is low, NOR circuits 4, 5 are low, PMOS transistors T4, T5 are turned on, and bit lines BL, BL bar are pre-charged.例文帳に追加

メモリセルｃｅｌｌが選択されていない時、recover バー信号がローでＮＯＲ回路４、５がローになってＰＭＯＳトランジスタＴ４，Ｔ５がオンになり、ビット線ＢＬ，ＢＬバーをプリチャージする。 - 特許庁

Main bodies J1, J2 of differential input sense transistors N1, N2 using SOI technique are connected to respective gates of differential data input BL, BL-B, and pre-charge transistors P1, P2.例文帳に追加

ＳＯＩ技術を用いた差動入力センス・トランジスタＮ１、Ｎ２の本体（ボディ）Ｊ１、Ｊ２が差動データ入力ＢＬ、ＢＬ＿Ｂ、それぞれのゲート、およびプリ・チャージ・トランジスタＰ１、Ｐ２に接続される。 - 特許庁

At intersections of the bit lines BL and the word lines WL, memory cells MC each constituted of a diode and fuse connected in parallel between the bit lines BL and the word lines WL are arranged.例文帳に追加

ビット線ＢＬとワード線ＷＬの交差する部分に、ビット線ＢＬとワード線ＷＬの間に並列接続されたダイオード及びヒューズから構成されるメモリセルＭＣが配置される。 - 特許庁

When returning from the power-down mode to the normal operation mode, the semiconductor storage device sequentially precharges only the bit lines BL and /BL of a memory cell array block 11 to be accessed out of the plurality of memory cell array blocks.例文帳に追加

パワーダウンモードから通常動作モードへの復帰時には、複数のメモリセルアレイブロックのうち、アクセスされるメモリセルアレイブロック１１のビットラインＢＬ，／ＢＬのみを順次プリチャージする。 - 特許庁

The nonvolatile semiconductor memory device has: word lines WL; bit lines BL; and memory cells MC connected to between both the lines at crossing portions where the word lines WL and the bit lines BL cross.例文帳に追加

不揮発性半導体記憶装置は、ワード線ＷＬと、ビット線ＢＬと、ワード線ＷＬとビット線ＢＬの交差部で両配線間に接続されたメモリセルＭＣとを備える。 - 特許庁

All the pronunciation toys BL can be orderly housed into a housing case 1 when the pronunciation toys BL are arrayed in such a manner that their longitudinal directions abut the side SL of the housing case 1.例文帳に追加

発音玩具ＢＬの長手方向を収納ケース１の辺ＳＬに沿うようにして配列すると、全発音玩具ＢＬを収納ケース１に整然と収納することができる。 - 特許庁

The short-circuit 11 connects periodically a pair of bit line BL, /BL and a sense amplifier drive signal line S2P for driving a sense amplifier 2 in accordance with a bit line equalizing signal BLEQ.例文帳に追加

ショート回路１１は、ビット線イコライズ信号ＢＬＥＱに応じて、ビット線対ＢＬ，／ＢＬとセンスアンプ２を駆動するためのセンスアンプ駆動信号線Ｓ２Ｐとを定期的に接続する。 - 特許庁

Complementary second global bit lines (GBL, /GBL) for transmitting the data of a memory cell MC, read out through complementary bit lines (BL, /BL), are disposed above a memory cell array (BLock).例文帳に追加

相補性ビット線（ＢＬ、／ＢＬ）を通じて読み出されたメモリセルＭＣのデータを伝達する相補性第２グローバルビット線（ＧＢＬ、／ＧＢＬ）をメモリセルアレイ（ＢＬｏｃｋ）の上部に配置する。 - 特許庁

This device is provided with a differential amplifier type sense amplifier 11 connected to bit lines BL and a column selection switch 12 switching and controlling connection and disconnection of bit lines BL and data lines DL.例文帳に追加

ビット線ＢＬと接続された差動増幅型センスアンプ１１と、ビット線ＢＬとデータ線ＤＬとの接続・非接続を切替制御するカラム選択スイッチ１２とを備えている。 - 特許庁

Consequently, a slider 28 connected to the cam plate 40 is energized in the BL direction, and rattling due to the clearance in the BL direction between the slider 28 and a guide rail 14 is absorbed.例文帳に追加

したがって、カム板４０に連結されているスライダ２８がＢＬ方向に付勢されるので、スライダ２８とガイドレール１４との間のＢＬ方向の隙間によるガタが吸収される。 - 特許庁

As higher voltage than conventional voltage can be applied between the dummy bit lines DBL0, DBL1 and adjacent bit lines BL,/BL, capability of detecting defect is improved.例文帳に追加

ダミービット線ＤＢＬ０，ＤＢＬ１とそれに隣接するビット線ＢＬ，／ＢＬとの間に従来よりも大きな電圧を印加することができるので、不良検出能力が高くなる。 - 特許庁

When charging a low voltage battery BL, field-effect transistors Q1-Q3 are turned on to supply the output power of the generator ACG to the battery BL through rectifiers D1-D3.例文帳に追加

低電圧系のバッテリＢＬを充電する場合、電界効果トランジスタＱ１〜Ｑ３をオンさせ、整流器Ｄ１〜Ｄ３を介して発電機ＡＣＧの出力をバッテリＢＬに振り分ける。 - 特許庁

First lines (BL) are formed successively over both ends of the memory cell array along the first axis, and are located partially in the second region and connected with first ends of the memory cells.例文帳に追加

第１配線（BL）は、第１軸に沿ってメモリセルアレイの両端に亘って連続的に形成され、一部が第２領域内に位置し、複数のメモリセルの第１端と接続されている。 - 特許庁

To provide a recombinant human BL angiostatin polypeptide A having a sugar chain, a method for producing the polypeptide, and the recombinant human BL angiostatin polypeptide A obtained by the method.例文帳に追加

糖鎖を有する組換えヒトＢＬアンジオスタチンポリペプチドＡ、該ポリペプチドを製造するための方法、およびこの方法によって得られた組換えヒトＢＬアンジオスタチンポリペプチドＡを提供する。 - 特許庁

Based on the burner power BL, burner steam power BDL is decided, and the burner steam power BDL means a portion generated by combustion by the support burner 30 to the steam power of the refuse incineration plant 10.例文帳に追加

このため、バーナーパワー（BL）に基づいて、バーナースチームパワー（BDL）を決定するが、これは、ごみの焼却プラント（10）のスチームパワーに対する、サポートバーナー（30）の燃焼によって生じた分を示す。 - 特許庁

The building information display DI includes, for example, a building BL name, and is displayed in a domain of the windshield WS close to the building BL as a view from the driver DR.例文帳に追加

建物情報表示ＤＩは、例えば建物ＢＬの名称を含み、運転者ＤＲから見て建物ＢＬの近傍となるウインドシールドＷＳの領域に表示される。 - 特許庁

The device is provided with a memory cell M, bit lines BL connected to one end of the memory cells M, and a data circuit 11 connected to the bit lines BL to temporarily store program data for the memory cells M.例文帳に追加

メモリセルＭと、メモリセルＭの一端に接続されるビット線ＢＬと、ビット線ＢＬに接続され、メモリセルＭへのプログラムデータを一時的に記憶するデータ回路１１と、を具備する。 - 特許庁

A pair of bit lines BL, /BL is divided for each of, for example, 16 memory cells MCi (i=0-15), and one column is composed for each pair of divided bit lines BBL, /BBL.例文帳に追加

ビット線対ＢＬ、／ＢＬは、たとえば１６個のメモリセルＭＣｉ（ｉ＝０〜１５）毎に分割されており、この分割された分割ビット線対ＢＢＬ、／ＢＢＬ毎に１カラムを構成している。 - 特許庁

A switch means is provided between memory-cell-connected bit lines BL and local bit lines LBL to allow separation and connection, the BL being VDL/2 precharged, the LBL being VDL precharged.例文帳に追加

メモリセルの接続されるビット線ＢＬとローカルビット線ＬＢＬの間にスイッチ手段を設け分離結合できるようにし、ＢＬをＶＤＬ／２プリチャージとし、ＬＢＬをＶＤＬプリチャージとする。 - 特許庁

A firebrick BL is placed on the material S to be heated, and the firebrick BL moving to the extraction port from the charging port 2a together with the material S is photographed by the image measuring camera 16, then the change in the position of the firebrick BL is computed by subjecting the photographed video to image processing.例文帳に追加

そして、被加熱材Ｓの上に耐火レンガＢＬを載置し、被加熱材Ｓとともに装入口２ａから抽出口に移動する耐火レンガＢＬを画像計測用カメラ１６で撮影し、その撮影した映像を画像処理して耐火レンガＢＬの位置変化を演算する。 - 特許庁

To eliminate a joint surface BL between piezoelectric substrates 2 so that liquid does not leak from the joint surface BL or a driving property does not become uneven by the joint surface BL when composing a liquid injection head 1 in which a plurality of piezoelectric substrates 2 are joined and elongated.例文帳に追加

複数の圧電体基板２を接合し長尺化した液体噴射ヘッド１を構成する際に、圧電体基板２間の接合面ＢＬを除去し、接合面ＢＬから液体が漏洩し、或いは接合面ＢＬにより駆動特性にばらつきが発生しないようにする。 - 特許庁

A semiconductor memory device includes: bit lines BL and /BL provided in a layer of the same level above a semiconductor substrate 30; a first variable-resistance element 10 and a first MOSFET 20 which are provided below the bit line BL and are connected in series; and a second variable-resistance element 10 and a second MOSFET 20 which are provided below the bit line /BL and are connected in series.例文帳に追加

半導体記憶装置は、半導体基板３０の上方の同一レベル層に設けられたビット線ＢＬ，／ＢＬと、ビット線ＢＬの下方に設けられかつ直列に接続された第１の抵抗変化素子１０及び第１のＭＯＳＦＥＴ２０と、ビット線／ＢＬの下方に設けられかつ直列に接続された第２の抵抗変化素子１０及び第２のＭＯＳＦＥＴ２０とを含む。 - 特許庁

This circuit is provided with a bit line BL connected to a memory cell FSPZ and a differential amplifier D.例文帳に追加

メモリセルＦＳＰＺと接続されたビット線ＢＬと差動増幅器Ｄが設けられている。 - 特許庁

In the nonvolatile memory, each bit line BL is coupled electrically to each tunnel magnetic resistance element TMR of each memory cell.例文帳に追加

ビット線ＢＬは、メモリセルのトンネル磁気抵抗素子ＴＭＲと電気的に結合される。 - 特許庁

The light shielding layers 25 partially shield back light BL passed through the color filters 31a to 31c.例文帳に追加

遮光層２５は、カラーフィルタ３１ａ〜３１ｃを透過したバックライト光ＢＬを部分的に遮光する。 - 特許庁

This health food is characterized by comprising Oenanthe javanica and/or its extract.例文帳に追加

セリ（Oenanthe javanica (Bl.) DC. ）及び／又はその抽出物を含有してなることを特徴とする健康食品とする。 - 特許庁

DEBLOCKING FILTERING METHOD CONSIDERING INTRA BL MODE AND MULTILAYER VIDEO ENCODER/DECODER USING THE SAME例文帳に追加

イントラＢＬモードを考慮したデブロックフィルタリング方法、及び該方法を用いる多階層ビデオエンコーダ／デコーダ - 特許庁

Hoped that you were a sweet little beau, huh, before he got you all jacked up.例文帳に追加

私は彼があなたにすべてのジャッキアップを持って前に、ハァッ、甘い小さなBLだったと思うわ? - 映画・海外ドラマ英語字幕翻訳辞書

Hoped that you were a sweet little beau, huh, before he got you all jacked up.例文帳に追加

私は彼があなたにすべてのジャッキアップを持って前に、ハァッ、甘い小さなblだったと思うわ? - 映画・海外ドラマ英語字幕翻訳辞書

"It's the age of BL!" "Bee el?" "Yup, Boys' Love. Books and such dealing with romance between boys."例文帳に追加

「時代はＢＬだよ」「びーえる？」「そう。ボーイズラブ。男の子同士の恋愛を扱った本とかのことだ」 - Tatoeba例文

The bit line BL is provided with an additional capacity C1 through a capacity control switch Qn7.例文帳に追加

ビット線ＢＬには、容量制御スイッチＱｎ７を介して付加容量Ｃ１が設けられている。 - 特許庁

At least one of a shroud Sh and a hub HU of the impeller 4 is formed so as to form a surface between blades BL which are disposed adjacently to each other as an inclining surface, and thereby, it is constituted in a step shape so as to contract a separation region of air.例文帳に追加

インペラ(4) のシュラウド(SH)とハブ(HU)の少なくとも一方を、隣り合うブレード(BL)の間が傾斜面になるように形成して、階段状に構成することにより、空気の剥離領域を小さくする。 - 特許庁

Then, in a pre-charge period after the end of the active period, one bit line BL is driven to a power supply voltage VDD level from a write amplifier in accordance with write-in data or rewrite-in data, and data 1 are written.例文帳に追加

そして，アクティブ期間終了後のプリチャージ期間において，書き込みデータまたは再書き込みデータに応じてライトアンプから一方のビット線BLを電源電圧VDDレベルに駆動してデータ１を書き込む。 - 特許庁

During a reading operation, the cell voltage of an L bit line for outputting L data of the bit lines BL and XBL are made lower than the cell voltage Vcc of a side for outputting H data in conjunction with a reduction in potential of the L bit line.例文帳に追加

読出し動作時には、ビット線BL，XBL のＬデータを出力するＬビット線のセル電圧を、Ｌビット線の電位低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

The liquid crystal display device comprises the liquid crystal display panel DP, a back light BL which illuminates the liquid crystal panel, and a control unit CNT which controls the display panel DP and the back light BL.例文帳に追加

液晶表示装置は、液晶表示パネルＤＰと、液晶表示パネルを照明するバックライトＢＬと、表示パネルＤＰおよびバックライトＢＬを制御する制御ユニットＣＮＴとを備える。 - 特許庁

A bit line equalizer circuit 30a equalizes respectively bit lines BL to a bit line potential VBLA and bit lines /BL to a bit line potential VBLB in accordance with activation of a bit line equalizing signal BLEQ.例文帳に追加

ビット線イコライズ回路３０ａは、ビット線イコライズ信号ＢＬＥＱの活性化に応じて、ビット線ＢＬをビット線電位ＶＢＬＡに、ビット線／ＢＬをビット線電位ＶＢＬＢに、それぞれイコライズする。 - 特許庁

A silicon oxide film 21 is formed on the inner wall surface of a wiring groove 23 cut in a silicon oxide film 20, and a bit line BL is formed on its inner side, by which the bit line BL can be lessened in width.例文帳に追加

酸化シリコン膜２０に形成された配線溝２３の内壁に酸化シリコン膜２１を形成し、その内側にビット線ＢＬを形成することによって、ビット線ＢＬの微細化を実現する。 - 特許庁

A memory cell array 1 has a hierarchical structure where bit lines BL are split from a main data line MDL and an inverting sense circuit 10 is inserted between the main data line MDL and the bit lines BL.例文帳に追加

メモリセルアレイ１は、メインデータ線ＭＤＬからビット線ＢＬが分岐された階層構造となっており、メインデータ線ＭＤＬとビット線ＢＬとの間に、反転センス回路１０が挿入される。 - 特許庁

A semiconductor memory device MEM performs an operation of disconnecting the sense amplifier SA from the bit lines BL and /BL during a data read operation when a temperature in the semiconductor memory device MEM is at a first temperature.例文帳に追加

半導体記憶装置ＭＥＭは、データ読み出し時において半導体記憶装置ＭＥＭ内の温度が第１の温度であるときに、センスアンプＳＡとビット線ＢＬ、／ＢＬとの切り離し動作を行う。 - 特許庁

An SRAM macro 100 includes the normal operation mode for allowing an access to a plurality of memory cell array blocks and the power-down mode for floating bit lines BL and /BL of the plurality of memory cell array blocks.例文帳に追加

ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。 - 特許庁

Also, the row post decode-signal 15 generated last is fed back to a row pre-decoder 16, and a sense amplifier circuit is activated after data is completely read out to a pair of bit lines BL, /BL.例文帳に追加

また、最後に発生したロウポストデコード信号ＲＰＤ１５はロウプリデコーダ１６にフィードバックされて、ビット線対ＢＬ、／ＢＬにデータが完全に読み出された後に、センスアンプ回路が活性化される。 - 特許庁