「bump array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A bump array 2 of a 1st layer and an insulating layer 3 are formed on a semiconductor chip 1, the bump array 2 of the 1st layer is exposed in the insulating layer 3, and a bump array 5 of a 2nd layer is formed on a wiring pattern 4 on the insulating layer 5 and is electrically connected to the bump array 2 of the 1st layer.例文帳に追加

半導体チップ１上に第１階層のバンプアレイ２及び絶縁層３が形成され、絶縁層３に第１階層のバンプアレイ２が露出し、絶縁層３上の配線パターン４上に第２階層のバンプアレイ５が形成され、第２階層のバンプアレイ５と第１階層のバンプアレイ２とが電気接続されている。 - 特許庁

The optical deflector array board 210 and the wiring board 220 are jointed to each other via a bump.例文帳に追加

光偏向器アレイ基板２１０と配線基板２２０はバンプを介して互いに接合される。 - 特許庁

Also, an area 21 including the coordinate of the center of gravity of the bump 13 in a place where the bump 13 should be positioned is preliminarily registered in a registered data array.例文帳に追加

また、予めバンプ１３が位置すべき場所におけるバンプ１３の重心の座標を含む領域２１を登録データ配列に登録する。 - 特許庁

To provide a chip-size package and its manufacture, which can make a highly accurate electrical connection between a bump and a wiring pattern and obtain both bump-pitch reduction and bump-strength improvement, and which are high in mass-productivity by forming a bump array into a multilayered structure.例文帳に追加

バンプアレイを複数階層構造とすることにより、バンプと配線パターンとの高精度な電気接続ができ、バンプピッチ縮小とパンプ強度向上の両立ができ、かつ量産性の高いチップサイズパッケージ及びその製造方法を提供する。 - 特許庁

To improve the degree of freedom in the location of a module relative to power source wiring for bump array attachment of a top wiring layer.例文帳に追加

最上配線層のバンプアレイ付着用電源配線に対するモジュールの配置自由度を大きくする。 - 特許庁

The semiconductor device has a structure such that a first semiconductor chip 1 includes a rare metal bump 22, arranged in an area array type and a second semiconductor chip 2 including a solder bump 23 arranged in an area array type are provided, and the first semiconductor chip 1 and the second semiconductor chip 2 are electrically connected, through the joining of the rare metal bump 22 and the solder bump 23.例文帳に追加

エリアアレイ型で配列された貴金属バンプ２２を備えた第１半導体チップ１と、エリアアレイ型で配列されたはんだバンプ２３を備えた第２半導体チップ２とを備え、貴金属バンプ２２とはんだバンプ２３とが接合されて第１半導体チップ１と第２半導体チップ２とが電気的に接続されている構造を含む。 - 特許庁

To provide a structure of a non-array bump flip chip mold, capable of guiding mold flow and balancing a flow rate in a mold process.例文帳に追加

モールド工程において、モールド流れの導きと流速バランス取りが可能な非アレイバンプのフリップチップモールドの構造体を提供する。 - 特許庁

The bump 11 of this Gunn diode 10 is made elliptic having its major axis orthogonal to the array of the bumps 12 and 13.例文帳に追加

このガンダイオード１０のバンプ１１の形状を、バンプ１２，１３との並びの方向に直交する方向を長軸とする楕円形状にする。 - 特許庁

The standoff contact array can be formed by mating a low-profile solder bump on the mounting substrate with a low-profile solder paste on the board.例文帳に追加

このスタンドオフ接触配列は、実装基板上の扁平なはんだバンプをボード上の扁平なはんだペーストと結合することによって、形成可能である。 - 特許庁

The featured value of a bump pattern 13A is extracted from the label image, and the extracted featured value is registered in a measured data array so as to be made correspond to the label.例文帳に追加

上記ラベル画像からバンプパターン１３Aの特徴値を抽出して、抽出された特徴値をラベルと対応づけて測定データ配列に登録する。 - 特許庁

Thereafter, the standoff contact array is formed by reflowing the low-profile solder paste on the board against the low-profile solder bump on the mounting substrate.例文帳に追加

その後に、スタンドオフ接触配列は、実装基板上の扁平なはんだバンプに対してボード上の扁平なはんだペーストをリフローすることによって、形成される。 - 特許庁

The contact manufactured by this manufacturing method is press fitted into a housing so as to provide a BGA(bump grid array) connector arranged therein the bumps 10 in a bottom of the housing.例文帳に追加

この製造方法によって製造されたコンタクトはハウジングに圧入され、ハウジングの底面にバンプが配列されたＢＧＡコネクタが得られる。 - 特許庁

To provide an inexpensive plastic fine ball array substrate and a method of manufacturing the same wherein the fine ball array substrate is less deformable and sucking holes are less wearable, and to provide a bump electrode forming method capable of forming bump electrodes collectively on a semi-finished product such as a wafer using the plastic fine ball array substrate, when bumps are formed using the plastic fine ball array substrate.例文帳に追加

プラスチック板からなる微小ボール配列基板を用いてバンプを形成する場合に、該微小ボール配列基板の変形や、吸着孔の摩耗などを低減した、低コストのプラスチック製微小ボール配列基板及びその製造方法を提供するとともに、該プラスチック製微小ボール配列基板を用いてウエハ等の中間製造物にバンプ電極を一括形成することができるバンプ電極形成方法を提供することである。 - 特許庁

To confirm a contact state of each spherical bump located at a position invisible from the outside in relation to the contact of the bump in mounting it on a socket or an electronic board, in spherical bumps of two-dimensional array used for an LSI of a small package.例文帳に追加

小型パッケージのＬＳＩに用いられる２次元配列の球面バンプにおいて、ソケットや電子基板に実装する際に球面バンプとの接触について、外から目視できない位置に存在する球面バンプについて接触状況を確認する。 - 特許庁

The module is located and designed, and in the crossing part of the same potential between the band-shaped portion of the module in the other expression and power source wiring for bump array attachment, an inter-layer contact hole is designed.例文帳に追加

モジュールを配置設計し、該他の表現形態のモジュールの該帯状部分と該バンプアレイ付着用電源配線との同電位交差部に層間コンタクトホールを設計する。 - 特許庁

Therefore, as a specified hinge 104 is not influenced by the bump 103, the obtained micromirror array device shows uniform driving characteristics in all the micromirrors.例文帳に追加

従って、特定のヒンジ１０４がバンプ１０３の影響を受けることが無いため、全てのマイクロミラーで駆動特性が均一なマイクロミラーアレイデバイスを提供することができる。 - 特許庁

To prevent a solder crack due to thermal stress of a signal bump 113 by arranging dummy bumps 105-112, in a module board 11 with solder bumps arranged in a grid array-like form.例文帳に追加

グリッドアレイ状に配列されたモジュール基板１１において、ダミーバンプ１０５〜１１２の配列することで、信号バンプ１１３の熱応力によるはんだクラックを防止する。 - 特許庁

In the mounting method for piezoelectric elements of a multi- channel array, a connection bump 34 is formed on the rear side of the piezoelectric elements, a pad 36 is formed on a front side of a board 35, the connection bump 34 is placed directly on the pad 36 and piezoelectric elements 31 are mounted on the board 35.例文帳に追加

多チャネルアレイの圧電子の実装方法において、圧電子の裏面に接続用バンプ３４を形成し、基板３５表面にはパッド３６を形成し、このパッド３６に前記接続用バンプ３４を直に載せて圧電子３１を基板３５に実装する。 - 特許庁

To improve an yield in a bump formation process, definitely array conductive balls by chucking to transfer them to a predetermined position, and form bumps at high productivity.例文帳に追加

バンプ形成工程における歩留を向上させ、導電性ボールを確実に吸着配列して所定の位置に転写し、高い生産性でバンプを形成することができるようにする。 - 特許庁

To provide an IC that is bonded to a packaging substrate with high mechanical strength, and sets the reinforcement bump for that purpose to the same size as a signal bump and the same layout configuration, in the IC in which the terminal is arranged in a grid array shape, and also to provide electronic equipment packaging the IC.例文帳に追加

端子がグリッドアレイ状に配置されているＩＣにおいて、実装基板へ高い機械的強度で接合できるとともに、そのための補強バンプを信号バンプと同じ大きさ、同じ配置構成としたＩＣ、及びそのＩＣを実装した電子機器を提供すること。 - 特許庁

A through hole 13 passing through from a mounting surface 11 side whereto a BGA package is fixed to a rear 12 side is formed at a portion for soldering a solder bump in a mounting substrate 10 for mounting a BGA package 30, wherein an array of a solder bump 31 as a terminal is arranged.例文帳に追加

端子としてのハンダバンプ３１がアレイ状に配列されたＢＧＡパッケージ３０を実装する実装基板１０は、ハンダバンプをハンダ付けする部位に、ＢＧＡパッケージが取り付けられる実装面１１側から裏面１２側まで貫通するスルーホール１３を形成してある。 - 特許庁

Then, the label allocated to the connected areas in which the areas 21 including the coordinate of the center of gravity of the bump 13 registered in the registered data array are overlapped is extracted from a label image Im4, and the featured value corresponding to the extracted label is retrieved and certified from the measured data array.例文帳に追加

そして、上記登録データ配列に登録されたバンプ１３の重心の座標を含む領域２１が重なる連結領域に割り付けられたラベルをラベル画像Ｉm４から抽出して、その抽出されたラベルに対応する特徴値を測定データ配列から検索して確定する。 - 特許庁

In a bump forming procedure, a block position is obtained by recognizing the position of the block recognizing point 3b(B) while the position of all electrodes in the block are calculated based on the position of the block, a chip array data showing the array of the chips 3, and a chip data showing the arrangement of electrodes 3a in the chip 3.例文帳に追加

バンプ形成過程においては、ブロック認識点３ｂ（Ｂ）を位置認識してブロック位置を求め、このブロック位置とチップ３の配列を示すチップ配列データおよびチップ３内での電極３ａの配置を示すチップデータとに基づいて当該ブロック内のすべての電極位置を算出する。 - 特許庁

In addition, the electronic component is a chip, of which are bump-connected in flip chip, or a semiconductor package with a BGA (Ball Grid Array) structure or a CSP (Chip Size Package) structure, for example.例文帳に追加

また、例えば、前記電子部品は、フリップチップにおいてバンプ接続されるチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体パッケージである。 - 特許庁

The cardiac catheter has an array of raised, circumferential ring bump electrodes wherein each circumferential electrode has multiple perforations, which are in fluid communication with a cavity or chamber formed under the surface of the circumferential ring.例文帳に追加

この心臓カテーテルは、隆起した環状リングバンプ電極の配列を有し、各環状電極は複数の穿孔を有し、それらの穿孔は、環状リングの表面の下方に形成された空洞又はチャンバーと流体連通している。 - 特許庁

Each electrode of the chips CH1-CH2 touching the board 1 is connected with the via array on the board 1 through a bump and the via is connected with a specified terminal 2A through metal wiring and fixed to a mounting board by means of a pin 5.例文帳に追加

基板１に接するチップＣＨ１・ＣＨ２の各電極は基板１のビア列にパンプにより接続し、このビアは金属配線によりそれぞれ所定の端子２Ａに接続しピン５により実装基板に取付けられる。 - 特許庁

To provide a detector and the like in a hybrid imaging device and the like which reduces a contact resistance of its electrode/bonding bump to increase the bonding strength and also hardly causing a damage to a body of a light-receiving element array and the like.例文帳に追加

ハイブリッド型撮像装置などの検出装置等において、その電極／接合バンプの接触抵抗を低くし、接合強度を高くすることができ、かつ受光素子アレイ等の本体にダメージが生じにくい、検出装置等を提供する。 - 特許庁

To provide an electronic apparatus that has reduced contact resistance of electrodes/joint bumps thereof and increased joining strength with respect to electronic apparatuses, a composite electronic apparatus constituted by bump joining, a detection device, a light receiving element array, and methods of manufacturing the same.例文帳に追加

電子機器類において、その電極／接合バンプの接触抵抗を低くし、かつ接合強度を高くすることができる、電子機器、バンプ接合された複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法を提供する。 - 特許庁

A scintillator 10 is connected with the light incident surface 15a of the PD array 15 through optical adhesive 11, and a signal processing element 30 is connected with the output surface 20b of the wiring board 20 through the bump electrode 31, thus constituting a semiconductor detector.例文帳に追加

そして、ＰＤアレイ１５の光入射面１５ａに光学接着剤１１を介してシンチレータ１０を接続し、配線基板２０の出力面２０ｂにバンプ電極３１を介して信号処理素子３０を接続して、半導体検出器を構成する。 - 特許庁

A transfer bump sheet has such a structure that conductor terminals which are formed into bumps after they are transferred are arranged in array on a base sheet, where the base sheet is formed of resin which is deteriorated in adhesion to the conductor terminals around a temperature at which the conductor terminals are transferred.例文帳に追加

転写後にバンプとなる導体端子がベースシート上に配列された構造であり、該ベースシートが、少なくとも、導体端子を転写する温度付近で導体端子との接着性が低下する樹脂からなる転写バンプシートを製造し提供する。 - 特許庁

In the method for packaging a semiconductor chip, soldering is performed using a bump of such a composition as a solid-liquid coexistence region is present when an area array arrangement type semiconductor chip is soldered to a substrate having wiring capable of mounting the semiconductor chip.例文帳に追加

半導体チップ搭載可能な配線を有する基板上にエリアアレイ配置型の半導体チップをはんだ付け実装する際に、固液共存領域が存在する組成のバンプを用いてはんだ付けを行なうことを特徴とする半導体チップの実装方法。 - 特許庁

To suppress the cracking of a joint part between a solder bump of a BGA(ball grid array package) and a pad part of a printed circuit board in the mount structure of an electronic component mounted on the printed circuit board by using a solder paste printing and reflow method.例文帳に追加

ＢＧＡ（ボールグリッドアレイパッケージ）を、はんだペースト印刷・リフロー法を用いて、プリント回路基板上に実装するようにした電子部品の実装構造において、ＢＧＡのはんだバンプとプリント回路基板のパッド部との接合部における亀裂の発生を抑制する。 - 特許庁

For the input part 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, a bump electrode 17 provided on the output surface 15b of a PD array 15 in one and one correspondence with the conductive member 21 is connected to obtain a semiconductor device 5.例文帳に追加

この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対して１対１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。 - 特許庁

For the input part 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, a bump electrode 17 provided on the output surface 15b of a PD array 15 in correspondence with the conductive member 21 is connected to obtain a semiconductor device 5.例文帳に追加

この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。 - 特許庁

A bump electrode 17 provided on the output surface 15b of a PD array 15 in correspondence with the conductive material 21 is connected with the input 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, thus obtaining a semiconductor device 5.例文帳に追加

この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。 - 特許庁

A flexible printed wiring board 10 is constituted by forming the wiring pattern 12, electrically connected to a semiconductor bare chip 21 via a bump array, on a prescribed base material 11, and providing a short-circuit preventing overcoat layer 13 to a mounting region where the semiconductor bare chip 21 is mounted.例文帳に追加

フレキシブルプリント配線基板１０は、バンプアレイを介して半導体ベアチップ２１が電気的に接続された配線パターン１２が所定のベース材１１上に形成されているとともに、半導体ベアチップ２１を実装する実装領域にショート防止用のオーバーコート層１３が設けられて構成される。 - 特許庁

A bump electrode 17 provided on the output surface 15b of a PD array 15 correspondingly to the conductive material 21 is connected with the input 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, thus obtaining a semiconductor device 5.例文帳に追加

この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。 - 特許庁

The method of manufacturing the mounting product in which an electrode 11 of a photo-diode array and an electrode 71 of an ROIC (Read-Out IC) 50 are joined together via the junction bumps 79, 9 includes the step of forming the junction bump 79 on the electrode 71 of the ROIC, and the step of chemical-mechanical-polishing (CMP) the junction bumps 79 on the entire of the ROIC.例文帳に追加

フォトダイオードアレイの電極１１とＲＯＩＣ５０の電極７１とが、接合バンプ７９，９を介在させて接合された実装製品の製造において、ＲＯＩＣの電極７１に接合バンプ７９を形成する工程と、ＲＯＩＣの全体の接合バンプ７９を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）する工程とを備えることを特徴とする。 - 特許庁