「chip level」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When a plurality of cores composed of the same sub-chip are present, static noise check data of the whole chip are formed by use of core level design data and chip level design data of one core among them.例文帳に追加

同一のサブチップから構成される複数のコアが存在する場合、そのうちの１つのコアのコアレベルの設計データとチップレベルの設計データによりチップ全体のスタティックノイズチェックデータを作成する - 特許庁

Thus, the optical device having high level of integration is obtained, in which the semiconductor chip 30 and the optical element chip 15 are housed in one package.例文帳に追加

半導体チップ３０と光学素子チップ１５とが１パッケージ化された，集約度の高い光学デバイスが得られる。 - 特許庁

To convert a level by using a logic gate at an output terminal of a function block in the inside of a chip, without the need for addition of a level shifter.例文帳に追加

レベルシフタを追加せずに、チップ内部の機能ブロック出力端の論理ゲートを用いてレベルを変換する。 - 特許庁

A system control loop 10 outputs the video signal in which synchronous chip level and pedestal level are fixed to a predetermined value.例文帳に追加

システム制御系１０からシンクチップレベルおよびペデスタルレベルが所定値に固定された映像信号を出力する。 - 特許庁

A level is set up to an overlapping portion of a chip of a recording head depending on landing accuracy, and a record data distribution rate of each chip in the overlapping portion is determined according to the level.例文帳に追加

記録ヘッドのチップのつなぎ部に対して、着弾精度に応じてレベルを設定し、そのレベルに従ってつなぎ部における各チップの記録データ配分率を決定する。 - 特許庁

To improve reliability of resin sealing in the manufacture of a chip- sized package(CSP) at wafer level.例文帳に追加

ウェハレベルＣＳＰの製造において、樹脂封止の信頼性を向上させる。 - 特許庁

The level of the conductor chip 6 is kept to the same potential as that of the shield case 5 through the shaft 7.例文帳に追加

導体片６は軸７を通じてシールドケース５と同電位に保たれる。 - 特許庁

To propose economical methods for forming co-planar multi-chip wafer-level packages.例文帳に追加

コプラナー・マルチチップ・ウェハレベル・パッケージを形成するための経済的な方法を提案する。 - 特許庁

The voltage variation in the gate level is analyzed for the entire chip TP.例文帳に追加

ゲートレベルでの電圧変動解析ステップは、チップＴＰ全体に対して実行する。 - 特許庁

In putting off a light source, a first black level generation part 502 generates/keeps, as a first black level, an effective pixel output level in a sensor chip (photoelectric conversion element) for each pixel, and a second black level generation part 503 generates/keeps, as a second black level, an average value of shade pixel output levels in the sensor chip.例文帳に追加

光源消灯時に、第１黒レベル生成部５０２がセンサチップ（光電変換素子）内の有効画素出力レベルを第１黒レベルとして画素毎に生成・保持し、第２黒レベル生成部５０３がセンサチップ内の遮光画素出力レベルの平均値を第２黒レベルとして生成・保持する。 - 特許庁

To realize data communication of large capacity and high speed by a semiconductor chip in a scale which is at the same level as the semiconductor chip.例文帳に追加

半導体チップによる大容量かつ高速のデータ通信を、半導体チップと同程度の装置規模で実現すること。 - 特許庁

A fully functioning cluster of chip sites or an almost fully functioning chip sites is identified by a wafer level test.例文帳に追加

ウェーハ・レベルのテストを使って、完全に機能するチップ・サイト、またはほとんど完全に機能するチップ・サイトのクラスタが識別される。 - 特許庁

Thus, the silicon microphone is configured in a WLCSP (Wafer Level Chip Scale Package) type package form.例文帳に追加

これにより、シリコンマイクロホンは、ＷＬＣＳＰ型のパッケージ形態に構成されている。 - 特許庁

JIG FOR WAFER INSPECTION, INSPECTION DEVICE FOR SEMICONDUCTOR WAFER, AND MANUFACTURING DEVICE FOR WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

ウェハ検査用治具、半導体ウェハの検査装置及びウェハレベルチップサイズパッケージの製造装置 - 特許庁

METHOD FOR FABRICATIBG WAFER-LEVEL FLIP CHIP PACKAGE THAT CAN PREVENT MOISTURE ABSORPTION OF ADHESIVE例文帳に追加

接着剤の水分吸湿を防止するフリップチップ用ウエハーレベルパッケージの製造方法 - 特許庁

LIQUID EPOXY RESIN COMPOSITION FOR SEALING AND ELECTRONIC PART DEVICE AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

封止用液状エポキシ樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ - 特許庁

As for the chip resistor array 21, the CCD chip 11 and the chip resistor array 21 are adjacently arranged by utilizing the level difference between the first flat part 3 and the second flat part 4.例文帳に追加

チップ抵抗アレイ２１は、第１の平面部３と第２の平面部４との段差を利用して、ＣＣＤチップ１１とチップ抵抗アレイ２１とが近接して配置される。 - 特許庁

To quickly obtain the optimal circuit under the consideration of the final layout of a chip from an operation level whose design abstraction level is much higher.例文帳に追加

より設計抽象度の高い動作レベルからチップの最終レイアウトを考慮した最適な回路を短時間に得ること。 - 特許庁

Phase difference detection characteristics in which phase difference detection results constantly become zero in a predetermined section including a 1.0 chip by performing predetermined arithmetical operations is attained by combining a P correlation level, an E1 correlation level, an L1 correlation level, an E2 correlation level, an L2 correlation level, a VE1 correlation level, a VL1 correlation level, a VE2 correlation level, a VL2 correlation level.例文帳に追加

Ｐ相関レベル、Ｅ１相関レベル、Ｌ１相関レベル、Ｅ２相関レベル、Ｌ２相関レベル、ＶＥ１相関レベル、ＶＬ１相関レベル、ＶＥ２相関レベル、ＶＬ２相関レベルを組み合わせて所定の四則演算処理を行うことで、１．０ｃｈｉｐを含む所定区間で位相差検出結果が定常的にゼロとなる位相差検出特性を実現する。 - 特許庁

A plurality of chips 102 to 104 are laminated by using at least two of three laminating methods which are a wafer/wafer laminating method of bonding corresponding chips together both on a wafer level, a chip/wafer laminating method of bonding corresponding chips together one on a chip level and the other on the wafer level, and a chip/chip laminating method of bonding corresponding chips together both on the chip level.例文帳に追加

複数のチップ１０２〜１０４を積層する際に、対応するチップ同士を共にウエハレベルで接着させるウエハ／ウエハ積層法、対応するチップ同士を一方はチップレベルで他方はウエハレベルで互いに接着させるチップ／ウエハ積層法、及び、対応するチップ同士を共にチップレベルで接着させるチップ／チップ積層法の３種類の積層法のうちから少なくとも２種類以上の積層法を用いる。 - 特許庁

A level setting circuit supplying a logic level to a pad which is uninspected in an operation test is provided to an inside of a semiconductor chip, and a level detection circuit is provided to an area near an inner circuit.例文帳に追加

半導体チップ内部に、動作試験において未検査となるパッドに論理レベルを供給するレベル設定回路と、内部回路の近傍にレベル検出回路を設ける。 - 特許庁

To provide a new semiconductor chip carrier connection which has a chip carrier and a 2nd level assembly formed by a surface amount technology.例文帳に追加

チップ・キャリアと第２レベル・アセンブリがサーフェス・マウント技術により形成される新しい半導体チップ・キャリア接続を提供すること。 - 特許庁

To provide a light emitting diode (LED) chip capable of performing light conversion such as wavelength conversion at a chip level and a method of fabricating the same.例文帳に追加

チップレベルで波長変換等の光変換を行うことができる発光ダイオードチップ及びその製造方法を提供すること。 - 特許庁

To verify a circuit on a single-chip circuit level with efficiency and high accuracy and especially perform a logical verification on an RTL(register transfer level) with efficiency.例文帳に追加

１チップ回路レベルでの回路の検証を効率良く、かつ高い精度で行い、特に、ＲＴＬの論理検証を効率良く行う。 - 特許庁

METHOD OF CONFIGURING CIRCUIT OF WAFER-LEVEL-CHIP-SIZE PACKAGE, AND SEMICONDUCTOR INTEGRATED DEVICE OF THE PACKAGE例文帳に追加

ウェハレベルチップサイズパッケージの回路配置方法及びウェハレベルチップサイズパッケージの半導体集積装置 - 特許庁

To provide a manufacturing method for a wafer level chip-size package and molding equipment using the same.例文帳に追加

ウェーハレベルチップサイズパッケージの製造方法及びそれに利用されるモールディング装置を提供する。 - 特許庁

To provide a laser marking method that attains traceability of chip level without producing debris.例文帳に追加

デブリを発生させず、チップレベルでのトレーサビリティを可能とするレーザーマーキング方法を提供すること。 - 特許庁

The comparison circuit compares the update chip level signal with a pedestal signal to output its result.例文帳に追加

比較回路は更新チップレベル信号とペデスタル信号を比較してその結果を出力する。 - 特許庁

To provide a thick film substrate printing pattern formation method for mounting a chip having a recessed film level difference which prevents the misalignment of a chip relative to a substrate even if the chip is soldered to the substrate through solder reflow.例文帳に追加

はんだリフローによりチップを基板にはんだ付けしても位置ずれの生じない凹膜段差を有するチップ実装用厚膜基板印刷パターン形成方法を提供する。 - 特許庁

The chip enable access time is obtained by changing a period between transition from a high level to a low level and transition from a low level to a high level of the test chip enable signal Stce/, and measuring the period immediately before the latch data signal is changed from an expected value data signal to a wrong data signal.例文帳に追加

テストチップイネーブル信号Ｓｔｃｅ／のハイレベルからローレベルへの遷移とローレベルからハイレベルへの遷移の間の期間を変化させ、ラッチデータ信号が期待値データ信号から誤ったデータ信号へ遷移する直前の期間を測定することにより、チップイネーブルアクセスタイムが求められる。 - 特許庁

STRUCTURE OF CHIP-INSERT TYPE INTERMEDIATE SUBSTRATE, MANUFACTURING METHOD THEREOF, WAFER LEVEL LAMINATION STRUCTURE OF HETEROGENEOUS CHIP USING THE SAME, AND PACKAGE STRUCTURE例文帳に追加

チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造 - 特許庁

To always level a plurality of bumps on an IC chip on a required level, without fail by merely inputting and setting the data on the manufacture lot of an IC chip, the descriptions, etc.例文帳に追加

ＩＣチップの製造ロットや品種などのデータを設定入力するのみで、ＩＣチップ上の複数個のバンプを常に所要の高さに確実にレベリングすることのできるバンプレベリング装置を提供する。 - 特許庁

The chip selection of the AFE 43 is changed from a high level to a low level, upper 8 bits of a fourth channel are outputted in the high level period of a fifth clock, and lower 8 bits are outputted in a low period.例文帳に追加

一方、ＡＦＥ４３のチップセレクトは、ハイからローに変更され、第５のクロックのハイ期間に、第４チャネルの上位８ビットが出力され、ロー期間に、下位８ビットが出力される。 - 特許庁

To provide a method of manufacturing a wafer-level chip-size package that can reduce a step formed as a semiconductor chip is mounted on a semiconductor wafer.例文帳に追加

半導体ウェーハに半導体チップを搭載することによって生じた段差を緩和することができるウェーハレベル・チップサイズ・パッケージの製造方法を提供する。 - 特許庁

Means 24 and 26 calculate 1/4 chip shift adjacent path detection threshold and 1/2 chip shift adjacent path detection threshold on the basis of the maximum receiving level.例文帳に追加

上記最大受信レベルに基づいて手段２４、２６で１／４チップずれ隣接パス検出閾値、１／２チップずれ隣接パス検出閾値を算出する。 - 特許庁

After the turned chip 14 is received by a chip receiver 39, the receiver 39 is lowered to a retreat position, the member 21 is returned to its original position, and the chip receiver 39 is raised in this state to locate the chip 14 at a height level L for transferring the chip.例文帳に追加

反転されたチップ１４をチップ受取部３９によって受け取った後には、チップ受取部３９を退避位置に下降させて反転部材２１を原位置に戻し、この状態でチップ受取部３９を上昇させてチップ１４をチップ移載動作のための高さレベルＬに位置させる。 - 特許庁

To provide a method for manufacturing a chip scale package with improved reliability at a wafer level.例文帳に追加

信頼性を向上させることができるチップスケールパッケージをウェーハレベルで製造する方法を提供する。 - 特許庁

To provide a multilayer chip capacitor capable of maintaining ESR in a suitable level with reduced ESL.例文帳に追加

適したＥＳＲを維持し、かつＥＳＬを低減させることのできる積層型チップキャパシタを提供する。 - 特許庁

A water level sensor 50 and an overflow pipe 53 are provided in a water storage tank 3 of a chip ice dispenser 1.例文帳に追加

チップアイスディスペンサ１の貯水タンク３には、水位センサ５０とオーバーフローパイプ５３とが設けられている。 - 特許庁

To constitute an RF part and IF part on the same chip by decreasing the level of the output of an IF beat.例文帳に追加

ＩＦビートの出力のレベルを低くし、ＲＦ部及びＩＦ部を同一チップ上に構成する。 - 特許庁

The on-chip bus can provide top level register to register communications between the device register and the bus register.例文帳に追加

オンチップバスは、装置レジスタとバスレジスタの間で最上位のレジスタ間通信を提供することができる。 - 特許庁

The method of manufacturing a flexible microsystem structure includes a low temperature flip-chip process and a wafer level semiconductor process.例文帳に追加

フレキシブルマイクロシステム構造の製造方法は、低温フリップチッププロセス及びウエハーレベル半導体プロセスを含む。 - 特許庁

To reduce an influence of noise due to an inductor formed on a rewiring layer of a wafer-level-chip-size package.例文帳に追加

ウェハレベルチップサイズパッケージの再配線層に形成したインダクタによるノイズの影響を減らすことである。 - 特許庁

Hence, the providing ratio of wiring channels and the level of integration of a semiconductor chip are improved.例文帳に追加

これによって、配線チャネルの提供率の向上、さらには半導体チップの集積度向上を図る。 - 特許庁

A second sink chip clamp circuit 2 has the same configuration as the first sink chip clamp circuit and sets and outputs a sink chip level of a video input signal based on the output from the differential voltage detection circuit.例文帳に追加

第２シンクチップクランプ回路２は、第１シンクチップクランプ回路と同構成であって、ビデオ入力信号のシンクチップレベルを差電圧検出回路からの出力に基づいて設定し出力する。 - 特許庁