「chip level」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The received signal Srf is compared with a prescribed reference level with at least one decision timing in a chip period Tcp to decide the level of the received signal Srf.例文帳に追加

チップ周期Ｔｃｐ中における、少なくとも１つの判定タイミングで受信信号Ｓｒｆと所定の基準レベルとが比較され、受信信号Ｓｒｆのレベルが判定される。 - 特許庁

The AGC circuit detects the amplitude between the sink chip level and the pedestal level of an input signal applied to a video signal processor, and controls so that the amplitude matches with a given threshold.例文帳に追加

映像信号処理部に入力された入力信号のシンクチップレベルとペデスタルレベル間の振幅を検出し、前記振幅が所定のしきい値に整合するように制御する。 - 特許庁

The interface chip 3 is provided with a protection circuit whose electrostatic breakdown strength and latch-up resistance is large, an analog circuit, and a level shift circuit.例文帳に追加

上記インタフェースチップ３は、静電耐圧およびラッチアップ耐量の大きい保護回路と、アナログ回路と、レベルシフト回路とを備える。 - 特許庁

To provide a fan in type wafer level chip size package applicable to a high-frequency communication field, and to provide its manufacturing method.例文帳に追加

高周波通信分野に使用可能なファン・イン型のウェーハレベル・チップサイズ・パッケージ、およびその製造方法を提供すること。 - 特許庁

To cope with a problem related to a chip level design, and to calculate accurate path delay even when crosstalk coupling exists.例文帳に追加

チップレベルの設計に関する問題に対処し、クロストークカップリングが存在する場合でも正確な経路遅延を計算すること。 - 特許庁

To calculate a correct path delay even when crosstalk coupling exists by dealing with a problem related to design of chip level.例文帳に追加

チップレベルの設計に関する問題に対処し、クロストークカップリングが存在する場合でも正確な経路遅延を計算すること。 - 特許庁

After the burn-in of wafer level, the defective chip 1 is selected and removed from the semiconductor chips separated from the semiconductor wafer 100.例文帳に追加

ウェハレベルバーンインを行った後、半導体ウェハ１００から分離した半導体チップから不良チップ１１を選別除去する。 - 特許庁

In the wafer level CSP 1, the chip electrodes 1a are joined to the substrate electrodes 7 with solder to be mounted on the substrate 3 for the test.例文帳に追加

ウェハレベルＣＳＰ１はチップ電極１ａが基板電極７に半田接合されて試験用基板３に実装される。 - 特許庁

The IC chip is mounted on a printed circuit board and electrically connected to the other IC chip and thereafter the interface of the one IC chip transmits test data to the other IC chip, and can determine an output level of the interface at the transmission of substantial data on the basis of a determination result of the received test data.例文帳に追加

ＩＣチップが印刷基板上に実装され、他のＩＣチップとの電気的な接続がなされた後に、一方のＩＣチップ・インターフェースから他方のＩＣチップへテスト・データの伝送を行ない、受信したテスト信号の判定結果に基づいて、本来のデータ伝送時におけるインターフェースの出力レベルを決定することができる。 - 特許庁

An image processor 10 consists of a plurality of color chip data and associates a plurality of respective color chip data groups including no mutually common color chips with the processing item for image processing conducted by using the color chip data groups and a processing accuracy level achieved by the color chip groups for storage.例文帳に追加

画像処理装置１０は、複数の色票データからなり、互いに共通する色票データを含まない複数の色票データ群の各々と、当該色票データ群を用いて行うことのできる画像処理の処理項目および当該色票データ群によって達成される処理精度レベルとを対応付けて記憶している。 - 特許庁

The Ni-based plated layer 30A of the thermoelectric chip 25 is bonded to the first electrode 21 of the first substrate 22 and the second electrode of the second substrate, by a solder layer 27 for bonding a chip which has a higher lead-free level.例文帳に追加

熱電チップ２５のＮｉ系メッキ層３０Ａを第１基板２２の第１電極２１及び第２基板の第２電極に、鉛フリー化を進めたチップ接合用の半田層２７で接合する。 - 特許庁

To provide the so-called chip size package for inexpensively obtaining a wafer level CSP even to such semiconductor device as a solid-state image pickup element and a photoelectric conversion element by devising the CSP process, and to provide the manufacturing method of the chip size package.例文帳に追加

ＣＳＰ工程の工夫で、固体撮像素子や光電変換素子などの半導体素子についても、ウエハレベルCSPが安価に得られる、所謂、チップサイズパッケージおよびその製造方法を提供する。 - 特許庁

When the water level sensor 50 detects that the water level of ice cube-making water in the water storage tank 3 reaches a lower limit water level, a controller 7 of the chip ice dispenser 1 opens a water supply valve 6 to start the operation of water supply to the water storage tank 3.例文帳に追加

チップアイスディスペンサ１の制御部７は、貯水タンク３の内部における生成水の水位が下限水位に達したことを水位センサ５０が検知すると、給水弁６を開弁させて貯水タンク３への給水動作を開始させる。 - 特許庁

In the other side semiconductor chip, as a trigger pulse TR is made a high level and the write- enable signal WE0 also is kept at a high level and the signal Add2 is not changed from a high level state, a second sector address is not received, and operation cannot be performed.例文帳に追加

他方の半導体チップではトリガパルスＴＲがハイレベルとなってライトイネーブル信号ＷＥ０もハイレベルのままとなり、信号Ａｄｄ２がハイレベルの状態から変化しないので２回目のセクタアドレスを受け入れず、動作不可となる。 - 特許庁

To evaluate the quality of a semiconductor package visually and readily in a semiconductor package that is manufactured as a wafer-level chip size package (WLCSP).例文帳に追加

ＷＬＣＳＰとして製造される半導体パッケージにおいて、その良否を目視により容易に評価することができるようにする。 - 特許庁

To provide a powder composition exhibiting chip resistance and corrosion resistance at high levels without relying on the use of a high level of zinc metals.例文帳に追加

高水準の亜鉛金属の使用に頼ることなく高水準の耐チップ性及び耐腐食性を示す粉末組成物の提供。 - 特許庁

To provide a method for manufacturing a wafer-level chip-scaled package which is executable by a simple process without making it necessary to provide any expensive facility.例文帳に追加

簡単なプロセスで実施可能であると共に高価な設備が不要であるウェーハレベル・チップスケール・パッケージの製造方法を提供する。 - 特許庁

To provide a semiconductor device in which fabrication cost is reduced as compared with that of a conventional wafer level chip size package (W-CSP), and also to provide its fabrication process.例文帳に追加

従来のウエハレベル・チップサイズパッケージ（W-CSP）よりも製造コストを低く抑えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a wafer level package having the improved reliability of a mutual connection between a chip and a printed circuit board, and to provide a manufacturing method thereof.例文帳に追加

チップと印刷回路基板との間の相互接続信頼性が向上したウェーハレベルパッケージ及びその製造方法が要求される。 - 特許庁

To determine a required amount of resin easily, with accuracy of a required level without memorizing data of each semiconductor chip in advance.例文帳に追加

個々の半導体チップのデータを予め記憶することなく、より簡易に且つ必要レベルの精度をもって樹脂の必要量を判断する。 - 特許庁

The connection test circuit connects a first node in the semiconductor chip to a first voltage line in accordance with a level received from the first terminal.例文帳に追加

接続試験回路は、第１端子から受けるレベルに応じて、半導体チップ内の第１ノードを第１電圧線に接続する。 - 特許庁

The solid-state imaging apparatus 2 uses a wafer level chip size package, and comprises an image sensor chip 4 provided with a light receiving section 3, a cover glass 6 for covering the light receiving section 3 to protect it, and a spacer 5 located between the image sensor chip 4 and the cover glass 6.例文帳に追加

固体撮像装置２は、ウエハレベルチップサイズパッケージを用いており、受光部３が設けられたイメージセンサチップ４と、受光部３を覆って保護するカバーガラス６と、イメージセンサチップ４とカバーガラス６との間に配置されるスペーサー５とから構成されている。 - 特許庁

The inner bottom surface 12 of the package 11 is provided with a part having a difference in level 13 and bonding pads 15 for electrically connecting the IC chip 7 are arranged on the stepped surface 14 of the part having a difference in level 13.例文帳に追加

パッケージ１１の内部底面１２には、段差部１３が設けられており、この段差部１３の段面１４にＩＣチップ７を電気的に接続するためのボンディングパッド１５が配置されている。 - 特許庁

When the pressure level decreases exceeding the range of the allowable amount of change within specific time, it is judged that the tip of the chip has not touched the true liquid level, and the descending of the nozzle is resumed (S11).例文帳に追加

圧力の大きさが所定時間の間に許容変化量範囲内を越えて下降したときはチップの先端は真の液面に接触していないと判断し、ノズルの下降を再開させる（Ｓ１１）。 - 特許庁

To provide a wafer to be inspected together with a method for wafer level burn-in test using it, wherein with the supply of a voltage to a defective chip being limited, a normal wafer level burn-in test is conducted with other satisfactory chips.例文帳に追加

故障が生じたチップへの電圧の供給を制限し、他の良品チップに関して正常なウェハレベルバーンイン試験を実行し得る被検ウェハ、及びそれを用いたウェハレベルバーンイン試験方法を得る。 - 特許庁

The temperature detecting circuit sets the level of a temperature detection signal to the level indicating a high temperature state, when detecting that chip temperature becomes higher than first boundary temperature due to transition from low temperature to high temperature.例文帳に追加

温度検出回路は、チップ温度が低温から高温への移行により第１境界温度より高くなったことを検出したときに温度検出信号を高温状態を示すレベルに設定する。 - 特許庁

The selection of the flash memory to be written is decided by whether data of 'A15' in a low address is a low level or a high level, and an interface chip 4 issues an invalid command to the flash memory not to be written.例文帳に追加

書き込みを行なうフラッシュメモリの選択は、ロウアドレスにおける’Ａ１５’のデータがハイレベルかロウレベルかで判断し、書き込みを行なわないフラッシュメモリには、インタフェースチップ４が無効コマンドを発行する。 - 特許庁

When a rising detection signal FE is turned to a high level at the rising edge of a chip enable signal CE (t11, t14), and then a falling detection signal RE is turned to a high level at the falling edge of the chip enable signal CE (t15), memory access is executed.例文帳に追加

チップイネーブル信号ＣＥの立上りエッジで立上り検出信号ＦＥがハイレベルとなり（ｔ１１，ｔ１４）、その後チップイネーブル信号ＣＥの立下りエッジで立下り検出信号ＲＥがハイレベルとなると、許可信号ＥＮがハイレベルにセットされ（ｔ１５）、メモリアクセスが実行される。 - 特許庁

Upon inputting at least any one of the processing item for the image processing or the processing accuracy level, the image processor 10 reads the color chip data group complying with the input processing item and the processing accuracy level and processes an image by using the color chip data group.例文帳に追加

画像処理の処理項目および処理精度レベルの少なくともいずれか一方を入力すると、画像処理装置１０は、入力された処理項目および処理精度レベルに対応する色票データ群を読み出し、該色票データ群を用いて画像処理を行う。 - 特許庁

A switch circuit SW1 selects the output signal of a delay circuit 40 when an internal chip enable signal int/CE is at an activated level (active state), and the output signal of a delay circuit 41 when the internal chip enable signal int/CE is at an inactivated level state (standby state).例文帳に追加

スイッチ回路ＳＷ１は、内部チップイネーブル信号ｉｎｔ／ＣＥが活性化レベル（アクティブ状態）の場合は遅延回路４０の出力信号を選択し、内部チップイネーブル信号ｉｎｔ／ＣＥが非活性化レベル（スタンバイ状態）の場合は遅延回路４１の出力信号を選択する。 - 特許庁

As a result, since a feedback circuit like the allow Y is formed in the driving circuit, the level of the light emission driving current of the master chip can be reproduced at high accuracy with the output level of the light emission driving circuit of the slave chip and the light emission intensity between the adjacent IC chips is made uniform and then the picture quality of the display panel can be improved.例文帳に追加

このため、矢印Ｙのようなフィードバック回路が形成されるので、マスターチップの発光駆動電流レベルをスレーブチップの発光駆動電流出力レベルで高精度に再現でき、隣接ＩＣチップ間での発光輝度を均一にし、ディスプレイパネルの画質を向上できる。 - 特許庁

The memory test circuit is arranged in an on-chip-memory and performs a high speed test of the on-chip-memory, and is provided with two dummy memory cells in which a high level and a low level are stored previously, and a control circuit controlling an operation of reading of respective data from two dummy memory cells at the high speed test.例文帳に追加

メモリテスト回路は、オンチップメモリ内に配置され、オンチップメモリの高速テストを行うもので、各々ハイレベルおよびローレベルがあらかじめ記憶された２つのダミーメモリセルと、高速テスト時に、２つのダミーメモリセルから各々データのリードを行うことを制御する制御回路とを備えている。 - 特許庁

To normally perform chip-bonding by modifying the inclination of a board caused by the level fluctuations of the board, without dropping the processing efficiency to the utmost.例文帳に追加

基板の高さ変動に起因した基板の傾きを、処理効率を極力低下させずに修正して、チップボンディングを正常に行う。 - 特許庁

An upper surface of the substrate including the chip level laminate structure is sealed with a sealant 360, and a solder ball 370 is affixed to a lower surface of the substrate.例文帳に追加

チップレベル積層構造物を含む基板の上部面を封止剤３６０で封止し、基板下面にはんだボール３７０を付着する。 - 特許庁

The shifting of a reference level caused by a charge gain is suppressed without decreasing the reading margin or increasing the chip area.例文帳に追加

本発明によれば、読み出しマージンの低下やチップ面積の増大することなく、チャージゲインによるレファレンスレベルのシフトを抑制することができる。 - 特許庁

To provide a negative level shifter in which a transistor is formed in one N well, a layout area is reduced and a chip size can be reduced.例文帳に追加

トランジスタを１つのＮウェルに形成し、レイアウト面積を縮小してチップサイズを低減させることのできるネガティブレベルシフタを提供する。 - 特許庁

A number of new luminescent materials of which the performance is already certified are combined with one another by minimizing development at a chip level large requiring a large investment amount.例文帳に追加

投資額の大きなチップレベルでの開発を最小限に抑え、すでに性能の証明されている、数々の新発光素材を組み合せる。 - 特許庁

To increase the transfer operation speed, to reduce the power consumption, to reduce the chip size, and to improve the sense margin in a multi-level flash memory and the like.例文帳に追加

多値フラッシュメモリ等の転送動作の高速化及び低消費電力化を図るとともに、そのチップサイズを縮小し、センスマージンを高める。 - 特許庁

The semiconductor chip 12 includes a level shifter 16, and an EMC filter 17 for reducing electromagnetic noise emitted from a data communication path 30.例文帳に追加

半導体チップ１２は、レベルシフタ部１６と、データ通信経路３０から発せられる電磁波ノイズを低減するＥＭＣフィルタ部１７と、を備える。 - 特許庁

To provide a semiconductor package which reduces the thickness of a solder layer between a semiconductor chip and a base plate regardless of the operator's skill level.例文帳に追加

作業者の技量にかかわらず、半導体チップとベースプレートとの間の半田層の厚さを薄くできる半導体パッケージを提供する。 - 特許庁

A secure memory 11 is composed of an irreversible medium, for example, and is a memory with which a forgery is made extremely difficult in comparison with an IC chip 9 from the viewpoints of a production technique level thereof, construction technique level of a production facility or management technique level of the production facility.例文帳に追加

セキュアメモリ１１は、例えば非可逆性の媒体で構成されており、その製造技術レベルや、製造設備の構築技術レベルや、製造設備の管理技術レベル等の点から、ＩＣチップ９に比較して偽造が非常に困難なメモリとなっている。 - 特許庁

The luminance values of light level boxes of chip areas 1 to 7 arrayed on the wafer surface are measured; and the luminance of the darkest pixel in the measurement data is prescribed as a light level 0 and the luminance of the lightest pixel is prescribed as a light level 255.例文帳に追加

ウエハ表面に一列に配置された複数のチップ領域１〜７それぞれにおけるライトレベルボックスの明度を測定し、この測定データのうち最も暗いピクセルの明度をライトレベル０と規定し、最も明るいピクセルの明度をライトレベル２５５と規定する。 - 特許庁

To suppress the occurrence of concentration variation on a chip basis which is caused by temporal variation of a black level in a document reading period, and difference of variations of the black levels on a chip basis due to individual difference between chips.例文帳に追加

原稿読取期間内に経時で黒レベルが変動すること、チップ間の個体差によりチップ毎の黒レベルの変動量が異なることによって発生する、チップ単位での濃度変動の発生を抑制する。 - 特許庁

At the time of mounting the IC chip 13 on the suspension member 2, the area at the disk side is selected so as to be a proper value so that the temperature of the IC chip itself can be maintained within an allowable level, and the temperature of the magnetic head 4 can be maintained so as to be low.例文帳に追加

ＩＣチップをサスペンション部材に取り付ける際、そのディスク側の面積を適切な値に選定すると、ＩＣチップ自体の温度を許容レベル以内に維持でき、磁気ヘッドの温度も低く保たれる。 - 特許庁

To provide a detection target surface which has a region having both high-level hydrophobic and insulating properties and a hydrophilic region, and to provide its manufacturing method, a sensor chip, and a DNA chip.例文帳に追加

高いレベルの疎水性と絶縁性の両方を兼ね備える領域と親水性領域とが形成された検出表面及び該検出表面の製造方法並びにセンサーチップ及びＤＮＡチップを提供すること。 - 特許庁