「circuit processing」に関連した英語例文の一覧と使い方(64ページ目) - Weblio英語例文検索

The digital camera 10 is provided with: a communication circuit 60; a watermark data embedding circuit 62; and an encryption circuit 64, and can selectively apply electronic watermark processing and encryption processing to image data transferred to a server.例文帳に追加

デジタルカメラ１０は、通信回路６０を備えるとともに、透かしデータ埋め込み回路６２と暗号化回路６４とを備え、サーバに転送する画像データに対して電子透かし処理と暗号化処理とを選択的に行なうことができる。 - 特許庁

To provide a bus signal control circuit for error-processing quickly an address error generated by a noise induced in a bus, and a signal processing circuit equipped with the bus signal control circuit.例文帳に追加

本発明は、バスに誘導される雑音によって発生するアドレスエラーに対して、高速でエラー処理を可能とするバス信号制御回路、このバス信号制御回路を備えた信号処理回路を提供することを目的とする - 特許庁

Concerning each color component, common processing can be performed by the signal serial image processing circuit 45 and data are inputted/outputted synchronously with the main clock signal so that the circuit scale can be reduced without decelerating the processing speed.例文帳に追加

各色成分について共通の処理を単一のシリアル画像処理回路４５で行うことができ、メインクロック信号に同期して入出力を行うので、処理速度を低下させずに、回路規模の縮小化を図ることができる。 - 特許庁

A PI correction processing circuit 20 for performing error correction about an inner parity and a PO correction processing circuit 25 for performing error correction about an outer parity repeat alternatively error correction processing to the stored data.例文帳に追加

この格納されたデータに対して、内パリティＰＩについて誤り訂正を行うＰＩ訂正処理回路２０および外パリティＰＯについて誤り訂正を行うＰＯ訂正処理回路２５が交互に誤り訂正処理を繰り返し行う。 - 特許庁

A plurality of pixel circuits 100, a signal processing part for applying signal processing to a video signal to be input to a liquid crystal panel 200, and a power supply circuit for supplying power to the signal processing circuit are formed on the liquid crystal panel 200.例文帳に追加

液晶パネル２００上に、複数の画素回路１００、液晶パネル２００に入力されるビデオ信号に信号処理を施すための信号処理部、信号処理部に電源を供給する電源回路が形成されている。 - 特許庁

A received data processing circuit (high order) 14 reads the unlock state of the PLL circuit 121 together with the data processed by the data processing section 123_1 so that the reliability of the data processed by the data processing section 123_1 can be identified.例文帳に追加

受信データ処理回路(上位)１４では、データ処理部２２１_1で信号処理されたデータと合わせてＰＬＬ回路１２１のアンロック状態を読み出すことにより、信号処理部２２１_1で処理されたデータの信頼性を識別できる。 - 特許庁

A PI correction processing circuit 20 and a PO correction processing circuit 25 repeat an error correction processing for certain times on an inner parity PI and an outer parity PO of data for one block, which is read from DRAM 18.例文帳に追加

ＰＩ訂正処理回路２０及びＰＯ訂正処理回路２５は、ＤＲＡＭ１８から読み出した１ブロック分のデータに対して内パリティＰＩ及び外パリティＰＯについての誤り訂正処理を複数回に亘って繰り返し行う。 - 特許庁

A video signal processing circuit 25 bidirectionally inputs/output the video signal with an expansion unit 71 and the expansion function due to the expansion unit 71 is inserted in the middle of processing in the video signal processing circuit 25.例文帳に追加

映像信号処理回路２５は、拡張ユニット７１との間で、双方向に映像信号の入出力を行い、拡張ユニット７１による拡張機能が、映像信号処理回路２５の処理の途中に挿入される。 - 特許庁

An integrated circuit for digital signal processing includes doubled memories which are doubled for top and reverse sides and have top and reverse regions replaced by each sampling cycle, the access circuit which reads and writes signals out of and to the delay memory, and a first signal processing unit and a second signal processing unit.例文帳に追加

表裏に二重化され、サンプリング周期毎に表裏の領域が入れ替わる二重化メモリと、遅延メモリに対して信号の読書きを行うアクセス回路と、第１信号処理部と第２信号処理部を備える。 - 特許庁

To provide an image processing apparatus provided with the clock generation part of simple constitution capable of supplying the system clock of a frequency matched with an operation clock respectively used by a series of image processing circuit parts in the operation of each image processing circuit part.例文帳に追加

一連の画像処理回路部でそれぞれ使用する動作クロックに合わせた周波数のシステムクロックを各画像処理回路部の動作時に供給し得る、簡単な構成のクロック生成部を備えた画像処理装置を提供する。 - 特許庁

The RAW data having been thinned out and size-converted are supplied to a camera signal processing circuit 203 through a pre-processing circuit 202, and an image being picked up is displayed at a display unit 112 with the signal after camera signal processing.例文帳に追加

間引きおよびサイズ変換がなされたＲＡＷデータが前処理回路２０２を介してカメラ信号処理回路２０３に供給され、カメラ信号処理がなされた信号によって撮像中の画像が表示部１１２に表示される。 - 特許庁

The image processing unit 2 comprises a charge multiplier CCD image pickup device, a driver for driving the CCD, a processing circuit for processing the image data, and a transmitting circuit for radio transmitting the image data, which are arranged on the same board.例文帳に追加

画像処理ユニット２を電荷増倍型のＣＣＤ撮像素子、ＣＣＤを駆動するドライバ、画像データを処理する処理回路および画像データを無線送信する送信回路を同一基板上に配設することにより構成する。 - 特許庁

Also, the microcomputer part 16 gives a main control unit 21 of the output processing circuit 20 an instruction to have data read from the memory 14 after the output processing circuit 20 starts, whereas the main control unit 21 performs output processing of the read data.例文帳に追加

また、マイコン部１６は、出力処理回路２０の起動後に、出力処理回路２０のメイン制御部２１に、メモリ１４からデータを読み出させる指示を出し、メイン制御部２１は、読み出したデータの出力処理を行う。 - 特許庁

The alarm processing circuit 100 includes a primary mask processing part 101 for executing primary mask processing to an alarm signal on the basis of a first condition; and a secondary mask processing part 102 for executing secondary mask processing on the alarm signal, on the basis of a second condition that differs from the first condition and a mask processing result by the primary mask processing part 101.例文帳に追加

アラーム処理回路１００に、第１の条件に基づいて、アラーム信号に一次マスク処理を施す一次マスク処理部１０１と、第１の条件とは異なる第２の条件と、一次マスク処理部１０１によるマスク処理結果とに基づいて、アラーム信号に二次マスク処理を施す二次マスク処理部１０２と、を備えた。 - 特許庁

A signal received via a circuit (not shown) is given to an A before-processing area 135 of a second shared memory 108_2 which is subjected to the processing by an A processing DSP group 121, the processed signal is transferred to an after-A processing before B processing area 136, which is subjected to processing by a B processing DSP group 122 this time.例文帳に追加

図示しない回路を経て入力される信号はたとえば第２の共有メモリ１０８_2のＡ処理前領域１３５に入力され、Ａ処理用ＤＳＰ群１２１による処理が行われてＡ処理後Ｂ処理前領域１３６に移され、今度はＢ処理用ＤＳＰ群１２２による処理を受ける。 - 特許庁

To provide a surface processing method of printed circuit board for forming a fine circuit pattern and enhancing adhesive force between a circuit pattern and printed circuit board resin, and provide printed circuit board resin processed by this method.例文帳に追加

微細な回路パターンを形成でき、かつ回路パターンと印刷回路基板樹脂との接着力を向上させることができる印刷回路基板樹脂の表面処理方法及びこの方法で処理した印刷回路基板樹脂を提供する。 - 特許庁

A digital processing circuit 11 and a latch circuit 12 are formed on a single semiconductor substrate by being integrated with a CD-ROM decoder 19 composed of an input interface circuit 13, an error correcting/detecting circuit 14 and an output interface circuit 15.例文帳に追加

デジタル処理回路１１及びラッチ回路１２を、入力インタフェース回路１３、誤り訂正／検出回路１４及び出力インタフェース回路１５からなるＣＤ−ＲＯＭデコーダ１９と共に単一の半導体基板上に集積化して形成する。 - 特許庁

To provide a filter circuit where the number of terminals is reduced and a video signal processor having the filter circuit incorporated therein, related to the filter circuit where a cut off frequency can be adjusted and an integrated circuit for video signal processing which has the filter circuit incorporated therein.例文帳に追加

カットオフ周波数を調整可能なフィルタ回路及びそれを内蔵した映像信号処理用集積回路に関し、端子数を低減できるフィルタ回路及びそれを内蔵した映像信号処理装置を提供することを目的とする。 - 特許庁

A data latch [1] circuit 76 and a data latch [2] circuit 77 store data for different processing purposes, and a shift clock generation circuit 79 shifts data stored in the data latch [1] circuit 76 to the data latch [2] circuit 77 upon receiving a predetermined signal.例文帳に追加

データラッチ［１］回路７６、及びデータラッチ［２］回路７７は、それぞれ処理目的の異なるデータを格納し、シフトクロック生成回路７９は、所定の信号を受け入れると、データラッチ［１］回路７６が格納するデータをデータラッチ［２］回路７７へシフトさせる。 - 特許庁

A stream of an 'intermediate' priority is decoded by a decoding processing system B consisting of a simple variable length decoding circuit 32, a simple inverse quantization circuit 34, a frequency area zero insertion circuit 36, an inverse DCT circuit 38 and the compensation circuit 30.例文帳に追加

「中」の優先度のストリームは、簡易可変長復号化回路３２、簡易逆量子化回路３４、周波数領域０挿入回路３６、逆ＤＣＴ回路３８及び動き補償回路３０からなる復号化処理系Ｂにより復号化される。 - 特許庁

Setting information which regulates the contents of the image processing such as the specification of a processing unit to be made to perform the processing or the specification of data to be used for the processing is stored for each purpose of an endoscope examination and is supplied from a microcomputer 42 to an image processing circuit 41 when processing execution.例文帳に追加

処理を行わせる処理部の指定あるいは処理に使用するデータの指定など画像処理の内容を規定する設定情報は、内視鏡検査の目的ごとに予め記憶されており、処理実行時にマイコン４２から画像処理回路４１に供給される。 - 特許庁

The FEC decoding circuit 24 performs FEC input processing, FEC correction processing, and FEC output processing in synchronism with the temporary synchronization timing until the block synchronism is sent, and then performs the FEC input processing, FEC correction processing, and FEC output processing in synchronism with the block synchronism.例文帳に追加

ＦＥＣ復号回路２４はブロック同期が送られてくるまで仮同期タイミングに同期してＦＥＣ入力処理、ＦＥＣ訂正処理、ＦＥＣ出力処理を実行し、その後、ブロック同期に同期してＦＥＣ入力処理、ＦＥＣ訂正処理、ＦＥＣ出力処理を実行する。 - 特許庁

The processing operation timing of the receiving circuit 22 and the processing operation timing of the image processing part 26 are controlled not to be overlapped so as to prevent the effect of noise generated by one processing operation on the other processing operation.例文帳に追加

受信回路２２の処理動作タイミングと画像処理部２６の処理動作タイミングとが重ならないよう制御することによって、一方の処理動作によって生じたノイズが、他方の処理動作に影響を及ぼすことを防止することが可能である。 - 特許庁

A signal processor 100 includes: an over-sampling circuit 20 for performing the over-sampling processing of PCM data Din sampled by a sampling frequency Fs; an interpolation circuit 30 for raising a sampling frequency to 128 Fs by interpolation processing; a slice circuit 40 for performing the slice processing of an output signal of the interpolation circuit 30; a noise shaper 50; and a PWM circuit 60.例文帳に追加

信号処理装置１００は、サンプリング周波数ＦｓでサンプリングされたＰＣＭデータＤｉｎにオーバーサンプリング処理を施すオーバーサンプリング回路２０と、補間処理によってサンプリング周波数を１２８Ｆｓまで高める補間回路３０と、補間回路３０の出力信号にスライス処理を施すスライス回路４０と、ノイズシェーパ５０と、ＰＷＭ回路６０とを備える。 - 特許庁

A digital image processing circuit 4 receives an output of a digital broadcast decode circuit 1 that demodulates a digital broadcast signal and an output of an analog/digital converter 3 that converts an output of an analog broadcast decode circuit 2 into a digital signal, and an analog image processing circuit 6 receives an analog signal converted from an output digital signal from the digital image processing circuit by a digital/analog converter 5.例文帳に追加

デジタル放送信号を復調するデジタル放送デコード回路１の出力と、アナログ放送デコード回路２の出力をデジタル信号に変換するＡ／Ｄ変換器３の出力とをデジタル画像処理回路４に入力し、さらにこのデジタル画像処理回路の出力デジタル信号をＤ／Ａ変換器５にてアナログ信号に変換してアナログ画像処理回路６に入力する。 - 特許庁

This radar system 20 includes an auxiliary reception part 40 as an auxiliary quick operation circuit having the constitution same to a reception circuit 30 of a quick operation circuit in a reception signal processing system, as an auxiliary signal processing means 50, a detection part 44 as an auxiliary slow operation circuit having the constitution same to a slow operation circuit in the reception signal processing system, and a comparator 45.例文帳に追加

レーダ装置２０には、補助信号処理手段５０として、受信信号処理系の高速動作回路である受信部３０と同一構成を有する補助高速動作回路としての補助受信部４０と、受信信号処理系の低速動作回路と同一構成を有する補助低速動作回路としての検波部４４および比較器４５を含む。 - 特許庁

A first cut-off circuit is provided between a first input signal processing circuit and a first output terminal, a second cut-off circuit is provided between a second input signal processing circuit and a second output terminal, and the first and the second input signal processing circuits are cut off from a signal level judging circuit at operating the comparison by the first and the second cut-off circuits.例文帳に追加

第１の入力信号処理回路と第１の出力端子との間に第１の遮断回路を設けるとともに、第２の入力信号処理回路と第２の出力端子との間に第２の遮断回路を設け、これら第１および第２の遮断回路で、比較動作時に信号レベル判定回路から第１および第２の入力信号処理回路を遮断する。 - 特許庁

The information processing apparatus includes a reconfigurable integrated circuit that constructs an input/output interface circuit configuration having a common connector capable of being connected to peripherals having a variety of input/output interface circuit arrangement information, the input/output interface circuit configuration accessing from a data processing circuit in the information processing apparatus a variety of communication data input and output to and from a plurality of peripherals via the common connector.例文帳に追加

情報処理装置は、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備える。 - 特許庁

To provide a circuit for generating a pulse width modulation signal or a pulse phase modulation signal representing the difference between two analog values and to provide also a processing unit circuit which is of a small area and power saving and is fast in an image processing system characterized in applying the circuit to image processing and making a pixel parallel operation type processing unit update a state by an operation with an adjacent pixel processing unit.例文帳に追加

２つのアナログ値の差を表すパルス幅変調信号またはパルス位相変調信号を生成する回路を提供するとともに，これを画像処理に適用し，画素並列動作型の処理ユニットが隣接画素処理ユニットとの演算により状態を更新することを特徴とする画像処理方式において，小面積・省電力・高速な処理ユニット回路を提供する。 - 特許庁

A stream of a 'high' priority is decoded as usual by the decoding processing system A consisting of a variable length decoding circuit 24, an inverse quantization circuit 26, an 8×8 inverse DCT circuit 28 and a motion compensation circuit 30.例文帳に追加

「高」の優先度のストリームは、可変長復号化回路２４、逆量子化回路２６、８×８逆ＤＣＴ回路２８及び動き補償回路３０からなる復号化処理系Ａにより通常通りに復号化される。 - 特許庁

The power generation controller 1 for vehicle comprises a signal processing circuit 10, an engine start detection circuit 11, a power generation constant conversion circuit 12, a power generation control circuit 13, and a field effect transistor 14.例文帳に追加

本発明の車両用発電制御装置１は、信号処理回路１０と、エンジン始動検出回路１１と、発電定数変換回路１２と、発電制御回路１３と、電界効果トランジスタ１４とを備えている。 - 特許庁

To provide a driving circuit incorporated type picture display device in which a pixel array and a driving circuit can be formed on the same substrate by simplifying a circuit constitution in the driving circuit in which a pseudo gradation processing is used.例文帳に追加

疑似階調処理を用いた駆動回路において、その回路構成を簡略なものとし、画素アレイと駆動回路とを同一の基板上に形成する駆動回路一体型の画像表示装置を提供する。 - 特許庁

A selected color detection circuit 7 generates a selected color detection signal by comparing a color difference signal from a recording/reproduction processing circuit 3 by a color difference signal level of the color selection circuit 6 and provides it to a display control circuit 5.例文帳に追加

選択色検出回路７は、録再処理回路３からの色差信号を、色選択回路６の色差信号レベルで比較することにより、選択色検出信号を生成し、表示制御回路５に与える。 - 特許庁

A semiconductor integrated circuit 1 comprises an A/D converter 121 including a sample-and-hold circuit 1211 and an A/D conversion circuit 1212, a central processing unit 21, a clock generation unit 30, and a sample-and-hold signal generation circuit 123.例文帳に追加

半導体集積回路１は、サンプル・ホールド回路1211とＡ／Ｄ変換回路1212とを含むＡ／Ｄ変換器１２１、中央処理ユニット２１、クロック生成ユニット３０、サンプル・ホールド信号生成回路１２３を具備する。 - 特許庁

Further, the circuits of the peripheral equipment and the sub-system may include a sensor, an encoding circuit, a memory circuit, a processing circuit, and a circuit interfacing with the other components of the imaging system, specifically, a controller.例文帳に追加

周辺装置及びサブシステムの回路はまた、センサと、暗号化回路と、メモリ回路及び処理回路をイメージング・システムのその他の構成要素、具体的には制御器とインタフェイスする回路とを含んでいてもよい。 - 特許庁

The data processing device such as an MPEG decoder includes a bus system(BUS) through which a transmission circuit being, e.g. a variable length decoder circuit(VLD) can transfer a sample string to a reception circuit being, e.g. an IS circuit.例文帳に追加

例えばＭＰＥＧデコーダのようなデータ処理デバイスは、例えば可変長デコーダ回路［ＶＬＤ］である送信回路が例えばＩＳ回路である受信回路にサンプルの列を転送できるバスシステム［ＢＵＳ］を含む。 - 特許庁

By this method, the circuit board 1 can be obtained without cutting the leads 301 for supplying power for electroplating, and without processing the main body of the circuit board 1 for dissolution of a feeding circuit from the circuit board 1.例文帳に追加

電気めっきのための給電用のリード３０１を切断加工することなく、また、回路板１に対して給電回路の縁切りのための回路板本体の加工をすることなく、回路板１が得られる。 - 特許庁

To suppress decrease in performance accompanying circuit reconfiguration, without storing massive circuit configuration data, in an image processing apparatus having a reconfiguration circuit capable of reconfiguring circuitry based on circuit configuration data.例文帳に追加

回路構成データに基づいて回路を再構成可能な再構成回路を備える画像処理装置において、大量の回路構成データを記憶しておくことなく、回路の再構成に伴うパフォーマンス低下を抑えること。 - 特許庁

The display driving device comprises a row electrode driving circuit 202 packaged in the periphery of a display 10, a column electrode driving circuit 204 and a signal processing circuit 206 for controlling at least a column electrode driving circuit 204.例文帳に追加

ディスプレイ１０の周辺に実装されたロウ電極駆動回路２０２と、カラム電極駆動回路２０４と、少なくともカラム電極駆動回路２０４を制御する信号処理回路２０６とを有して構成する。 - 特許庁

A speaker system 1 includes, for example, a left speaker 10, a right speaker 12, a left speaker delay circuit 14, a right speaker delay circuit 16, a center speaker 18, a composition and gain adjustment circuit 20, and a signal processing circuit 22.例文帳に追加

スピーカシステム１は、例えば、左スピーカ１０、右スピーカ１２、左スピーカ用遅延回路１４、右スピーカ用遅延回路１６、中央スピーカ１８、合成・利得調整回路２０、信号処理回路２２を有する。 - 特許庁

The feedback signal processing circuit includes a forward circuit for applying a predetermined transfer characteristic to an input signal, so as to output with a predetermined gain, and a feedback circuit for negative feedbacking a portion of the output of the forward circuit to the input signal.例文帳に追加

帰還形信号処理回路は、入力信号に所定の伝達特性を付与し所定利得で出力するフォワード回路、フォワード回路の出力の一部を入力信号に負帰還する帰還回路を有する。 - 特許庁

An image input device is equipped with an imaging device 2, a processing circuit 3, a D/A conversion circuit 8, a control part 5, the operating members 6 and 7, a clocking circuit 4, a CPU 10, a motor 201 and a driving circuit 200.例文帳に追加

画像入力装置は、撮像素子２と、プロセス回路３と、Ｄ／Ａ変換回路８と、制御部５と、操作部材６および操作部材７と、計時回路４と、ＣＰＵ１０と、モータ２０１と、駆動回路２００とを備える。 - 特許庁

To provide a protective circuit for preventing a surge current from flowing into a control circuit or a signal processing circuit because the surge current induced in the earth line or a demagnetization coil through discharge in a cathode ray tube has adverse effect on the control circuit or various signal processing circuits of a microcomputer, or the like.例文帳に追加

陰極線管の管内放電によりサージ電流がアースライン、或いは消磁コイルに誘起した場合、マイクロコンピュータ等の制御回路や各種信号処理回路に悪影響を及ぼすため、サージ電流を制御回路や信号処理回路に流れないようにした保護回路を提供する。 - 特許庁

In parallel with the supplying of a signal from a bisected photodetector 19 through a differential amplifier 11 and an address signal processing circuit 30, the signal of a signal detection photodetector 8 is passed through a signal processing circuit 15 to be received by a drive control circuit 15, and output to a driving control circuit 14.例文帳に追加

２分割光検出器１９からの信号を差動増幅器１１、アドレス信号処理回路３０を介すると平行して、信号検出用光検出器８の信号は信号処理回路１６を介しドライブコントロール回路１５に周力されどライブ制御回路１４に出力する。 - 特許庁

This display device is comprised of a main body 7 (a liquid crystal panel 8, a liquid crystal display element 10 (pixel conversion/panel driver circuit), a backlight 9, a computer signal processing circuit 16, and a power source circuit 14 for driving them), a set base 5 (a tuner 3, a TV signal processing circuit 17), and an AC code B4 for connecting them.例文帳に追加

本発明は、本体７［（液晶パネル８、液晶表示素子１０（画素変換／パネルドライバ回路）、バックライト９、コンピュータ信号処理回路１６、およびそれらを駆動するための電源回路１４）］と、セット台５［チューナ３、TV信号処理回路１７］と、間つなぐＡＣコードＢ４で構成される。 - 特許庁