「clock frequency」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide clock supply stopping circuit which does not cause a 'whisker' when a clock stops, does not cause frequency fluctuations when stop is released and can realize low power consumption.例文帳に追加

クロッ停止時に“ヒゲ”を発生がなく、停止解除時に周波数の変動も発生しない、低消費電力化が可能なクロック供給停止回路を提供する。 - 特許庁

To provide a clock phase control apparatus and a PLL circuit capable of saving the power consumption and stabilizing a circuit operation without the need for generating a clock with a high frequency.例文帳に追加

高い周波数のクロックを生成することなく、省電力化や回路動作の安定性を図ることができるクロック位相制御装置及びＰＬＬ回路を提供する。 - 特許庁

This clock 11 has a frequency different from the specification of the attached signal and the attached signal 13 is synchronously with the clock 11 and more or less deviated from this specification.例文帳に追加

このクロック１１は付加信号の仕様とは異なる周波数のものであり、付加信号１３は、クロック１１に同期してこの仕様から多少はずれたものとなっている。 - 特許庁

Since the stability of a radio frequency reference signal R is very high, the reference clock CLS in the absence of the external reference clock CLI can be outputted at sufficiently higher accuracy.例文帳に追加

無線周波数用基準信号Ｒの安定度は極めて高いので、外部基準クロックＣＬＩが無いときの基準クロックＣＬＳを十分に高精度で出力できる。 - 特許庁

In order to transmit a set of current data values from the set of clock registers to the set of DCR registers, the control signal is synchronized with a clock signal including the first frequency.例文帳に追加

クロックレジスタセットからＤＣＲレジスタセットに現在のデータ値セットを伝達するため、制御信号は、第１の周波数を有するクロック信号と同期をとる。 - 特許庁

To provide a clock reproducing device capable of reproducing a clock regardless of the frequency error quantity due to the carriers of the transmitting and receiving sides of digital radio equipment.例文帳に追加

デジタル無線装置の送信側と受信側の搬送波による周波数誤差量にとらわれずにクロック再生を行なうことのできるクロック再生装置を提供。 - 特許庁

To provide a clock generator for consciously diffusing the frequency of a clock outputted to reduce a peak of electromagnetic interference to a television receiver and a personal computer monitor video receiver.例文帳に追加

出力するクロックの周波数を意識的に拡散して、テレビ受像機やパソコンモニタ映像受像機への電磁妨害のピークを減らすクロック発生装置を提供する。 - 特許庁

The phase of the segment period PLL clock is controlled by controlling the frequency division ratio, according to the phase difference between a sync pattern detection signal and the segment period PLL clock.例文帳に追加

この際、シンクパターン検出信号とセグメント周期ＰＬＬクロックとの位相差に応じて分周比を制御することでセグメント周期ＰＬＬクロックの位相を制御する。 - 特許庁

A phase adjusting block 35 delays respective dots by less than dot units according to the clock having a higher frequency than the dot clock corresponding to the decided writing start points of time of the respective beams.例文帳に追加

位相調整ブロック３５は、決定された各ビームの書き込む開始時点に応じて各ドットをドットクロックより高い周波数のクロックによりドット単位未満で遅延する。 - 特許庁

A second counter 22 is operated in synchronizing with a falling edge of the reference clock signal ICK and generates a second division signal RCK, which divides the frequency of the reference clock signal ICK.例文帳に追加

第２カウンタ２２は基準クロック信号ＩＣＫの立ち下がりエッジに同期動作して基準クロック信号ＩＣＫを分周した第２分周信号ＦＣＫを出力する。 - 特許庁

A voltage control circuit 14 controls a clock frequency generated by a clock generating circuit 7 based on average brightness detected by an average brightness detecting circuit 13.例文帳に追加

電圧制御回路１４は、平均輝度検出回路１３で検出された平均輝度に基づいて、クロック生成回路７で生成されるクロックの周波数を制御する。 - 特許庁

To provide a clock switching circuit capable of preventing the occurrence of a clock or pulse of a high frequency, worried about when clocks are switched and an image forming apparatus provided with the circuit.例文帳に追加

クロック切換時に懸念される高い周波数のクロックまたはパルスの発生を防止できるクロック切換回路及びその回路を備えた画像形成装置を提供する。 - 特許庁

In the microcomputer 6, a frequency divider 61 to which a clock signal supplied from a reference clock generation circuit 44 is supplied generates a reference signal for the drum motor 2.例文帳に追加

マイコン６では、基準クロック生成回路４４から供給されたクロック信号が供給された分周器６１において、ドラムモータ２の基準信号が生成生成される。 - 特許庁

To provide a semiconductor testing device capable of dispensing with use of an expensive transmission cable for a high-frequency characteristic and prevention of a mixed noise, when distributing a clock from a clock board.例文帳に追加

クロックボードからのクロック分配の際に、高周波特性やノイズ混入防止のために高価な伝送ケーブルを使用する必要がない半導体試験装置を提供する。 - 特許庁

A DLL circuit 2 creates, based on an input clock signal CK, a control voltage VCNTL having a proportional relation with a frequency of the clock signal CK.例文帳に追加

ＤＬＬ回路２は、入力されたクロック信号ＣＫに基づいて、該クロック信号ＣＫの周波数に比例関係を持つ制御電圧ＶＣＮＴＬを生成する。 - 特許庁

A clock signal recovery device 24 of each optical path responds to a related optical channel signal to generate a clock signal corresponding to a bit speed frequency of an optical channel signal.例文帳に追加

各光路において、クロック信号復元装置２４は関連する光チャネル信号に応答し、光チャネル信号のビット速度周波数に対応するクロック信号を生成する。 - 特許庁

When the frequency of the operation clock of the sub-processor 3 is changed following the processing start of the sub-processor control circuit 8, an interruption signal control register 9 stores clock change information.例文帳に追加

割込み信号調整レジスタ９はサブプロセッサ制御回路の処理開始に伴ってサブプロセッサの動作クロックの周波数が変化されるとクロック変化情報を保持する。 - 特許庁

To provide a clock generating circuit that can generate a clock signal synchronously with an input signal independently of the frequency of the input signal without increasing a circuit scale.例文帳に追加

回路の規模を増加させることなく、入力信号の周波数に依存せず、入力信号に同期したクロックを生成することが可能なクロック生成回路を提供する。 - 特許庁

The modulation wave generator circuit 205 applies frequency modulation to a triangle wave based on a first clock CLK1 by using a triangle wave based on a second clock CLK2.例文帳に追加

変調波生成回路２０５は、第２のクロックＣＬＫ２に基づく三角波を用いて、第１のクロックＣＬＫ１に基づく三角波に周波数変調を施す。 - 特許庁

To obtain a pattern generator which can output a pattern signal and a clock signal of a desired bit rate from a clock signal of single frequency.例文帳に追加

単一の周波数のクロック信号から所望のビットレートのパターン信号、クロック信号を外部に出力することができるパターン信号発生装置を実現することにある。 - 特許庁

This phase-locked loop causes the 1st clock signal to delay with a 1st frequency to generate a feedback signal delayed from the 1st clock signal by one cycle.例文帳に追加

本発明による位相同期回路は、第１周波数を有する第１クロック信号を遅延させて第１クロック信号より１サイクル遅れたフィードバック信号を発生させる。 - 特許庁

To provide a clock-generating circuit which can generate a plurality of clock signals of equal edges which differ in frequency, without introducing a reset signal from outside.例文帳に追加

リセット信号を外部から導入することなく、エッジの揃った周波数の異なる複数のクロック信号を生成することが可能なクロック発生回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit which enables easy testing of variation in an output clock frequency of a built-in clock generator, outside an LSI chip, by a digital tester.例文帳に追加

内蔵されたクロックジェネレータの出力クロック周波数の変動をＬＳＩチップ外部でデジタルテスタにより容易に試験できる半導体集積回路を提供する。 - 特許庁

The variable clock signal generation circuit generates, from photocurrent generated in the photoelectric conversion element, a variable clock signal that oscillates at a frequency proportional to the amount of photocurrent.例文帳に追加

可変クロック信号生成回路は、光電変換素子で発生した光電流から、光電流の大きさに比例する周波数で発振する可変クロック信号を生成する。 - 特許庁

The ASIC 20 acquires temperature data via an A/D converter 80 and generates a clock having a frequency according to the required temperature data while controlling a clock control section 24.例文帳に追加

ＡＳＩＣ２０は、Ａ／Ｄコンバータ８０を介して温度データを取得し、クロック制御部２４を制御して、取得した温度データに対応したクロック周波数を発生させる。 - 特許庁

A real timer TIM before the timer source is modified is converted into a virtual timer TIMv by adding a clock conversion coefficient α based on a clock frequency ratio before/after the timer source is modified.例文帳に追加

タイマソース変更前の実タイマＴＩＭを、タイマソース変更前後のクロック周波数比に基づくクロック変換係数αを加味して仮想タイマＴＩＭｖに変換する。 - 特許庁

A weighting section 2 at every basic clock calculates the weight per one pulse of basic clocks by dividing the calculated instantaneous measured values by a basic clock frequency.例文帳に追加

基本クロック毎の重み付け部２は、演算した計測瞬時値を基本クロック周波数により除算することにより、基本クロックのパルス１個当たりの重みを算出する。 - 特許庁

To suppress a wander and a jitter without a phase ripple of output clock by enabling the frequency at look to be maintained even if abnormality such as break, etc., occurs in an input clock.例文帳に追加

入力クロックに断等の異常が発生しても、ロック時の周波数を維持でき、出力クロックの位相変動がなく、ワンダ及びジッタを抑制できること。 - 特許庁

The stored time region data of an edge of the external clock is detected (50) and the detected time region data of the edge of the external clock is converted into frequency region data (52).例文帳に追加

蓄積された外部クロックのエッジの時間領域データを検出し（５０）、検出した外部クロックのエッジの時間領域データを周波数領域データに変換する（５２）。 - 特許庁

This enables to provide the full-time operative internal circuit 3 with a mask clock A2, which is a frequency-divided clock A1, in the sleep state and reduce the power consumption.例文帳に追加

これにより、スリープ状態時においては、常時動作内部回路３にはクロックＡ１が分周されたマスククロックＡ２が供給され、消費電力を低減することができる。 - 特許庁

To synchronize carrier frequencies between base stations while using a clock generated by a built-in clock generator as a reference signal which decides the carrier frequency of a transmission signal.例文帳に追加

内蔵クロック発生器によるクロックを、送信信号のキャリア周波数を決定する基準信号として用いつつも、各基地局間でキャリア周波数の同期をとる。 - 特許庁

Since an establishment period of the first input signal to the clock signal is minimized, the frequency of the clock signal is prevented from being restricted by establishment time.例文帳に追加

クロック信号に対する第１入力信号の確定期間を最小限にできるため、クロック信号の周波数が、確定時間に制約されることを防止できる。 - 特許庁

Then, a clock setting part 250 sets a frequency of a clock signal to be supplied to the CPU based on the operation rate calculated by the operation rate calculation part 240.例文帳に追加

そして、クロック設定部２５０は、動作率算出部２４０が算出した動作率に基づいて、ＣＰＵに供給されるクロック信号の周波数を設定する。 - 特許庁

Through rate of the clock is controlled so that at least the minimum required voltage for the respective operation frequencies is provided while the clock frequency is changed.例文帳に追加

クロックのスルーレートを制御して、クロック周波数が変更されている間、各動作周波数に対する少なくとも最小必要電圧が提供されるようにする。 - 特許庁

To provide a clock filter circuit which can obtain a clock signal filtering off an unnecessary high frequency signal which has little phase delay to an input signal.例文帳に追加

入力信号に対する位相遅延の少ない、不要な高周波信号を除去したクロック信号を得ることができるクロックフィルタ回路を提供することを課題とする。 - 特許庁

Since the clock frequency is low in data transfer from the printer controller to the printer engine, electromagnetic noise being emitted from a clock signal or a data signal to the outside can be reduced.例文帳に追加

プリンタコントローラからプリンタエンジンへのデータ転送のクロック周波数が低いために、クロック信号やデータ信号から外界へ発せられる電磁ノイズを低減することができる。 - 特許庁

A clock oscillation circuit 10 sets a frequency for the LLCLK desirably to be outputted and applies an oscillation clock signal A to a phase comparator circuit 20.例文帳に追加

クロック発振回路１０は、ＬＬＣＬＫ信号として出力させたい周波数を設定するための回路であり、位相比較回路２０へ発振クロック信号Ａを供給する。 - 特許庁

To provide a clock reproducing PLL circuit which can supply correct data to a subsequent digital signal processing circuit even if a frequency of a reproduction clock signal becomes high.例文帳に追加

再生クロック信号の周波数が高くなっても正しいデータを後段のデジタル信号処理回路へ供給できるクロック再生用ＰＬＬ回路を提供する。 - 特許庁

The transmitter performs spectrum diffusion by changing a the clock signal within a predetermined frequency band, and the serial data signal is transmitted synchronously with the changed clock signal.例文帳に追加

送信器は、所定の周波数帯域でクロック信号を変動させることでスペクトラム拡散を行い、シリアルデータ信号の転送は、変動されたクロック信号に同期して行う。 - 特許庁

To provide a clock signal generator which can attain more miniaturization than an OCXO of double oven type, and can improve the frequency stability of a clock signal.例文帳に追加

ダブルオーブン型のＯＣＸＯよりも小型化を図ることができ、且つ、クロック信号の周波数安定度を高めることができるクロック信号発生装置を提供する。 - 特許庁

The plurality of clock signals respectively have a frequency in which the harmonic component of the plurality of clock signals does not exist in the receiving band of the plurality of radio systems.例文帳に追加

複数のクロック信号は、それぞれ、複数の無線システムの受信帯域に複数のクロック信号の高調波成分が存在しない周波数を有している。 - 特許庁

A multiplexing circuit 33 multiplexes video data according to the clock whose frequency is varied by the variable clock generation circuit 34 and the 1 bit audio data which are made a packet.例文帳に追加

多重化回路３３は、可変クロック生成回路３４によって周波数が可変されたクロックに応じてビデオデータと上記パケット化された１ビットオーディオデータとを多重化する。 - 特許庁

Using the modulated clock signal having fluctuation in the frequency for the reference clock flats an EMI spectrum and the need for using a ferrite core and a multi-layered board can be eliminated.例文帳に追加

基準クロックに周波数の揺らぎを有する変調クロックを用いることにより、ＥＭＩスペクトルを平坦化でき、かつフェライトコアや多層基板を用いる必要がない。 - 特許庁

To obtain a waveform shaping circuit that outputs a clock pulse whose duty factor is highly precisely 50% even when the circuit receives a clock pulse at a low voltage with a high frequency.例文帳に追加

本発明の目的とするところはクロックパルスが低電圧，高周波数でもデューティを精度良く５０％にできる波形整形回路を提供することにある。 - 特許庁

To provide a multiplied clock signal output circuit capable of stabilizing the frequency of a multiplied clock signal without the need for implementing measures of power supply isolation resulting in a cost increase.例文帳に追加

電源を分離するようなコストアップする対策を採らずとも、逓倍クロック信号の周波数を安定化させることができる逓倍クロック信号出力回路を提供する。 - 特許庁