「clock generating」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide a clock signal generating circuit that generates a clock signal with a desired frequency even when an oscillation circuit with comparatively low frequency accuracy is employed and to provide a clock frequency adjustment method.例文帳に追加

比較的周波数精度の低い発振回路を用いていても、所望周波数のクロック信号を発生させることが出来るクロック信号発生回路及びそのクロック周波数調整方法を提供することを目的とする。 - 特許庁

The pulse generating circuit outputs rise signals to the internal clock signals ICK when the clock signals CK rises and lowers the internal clock signals ICK after either of the internal nodes X1 and X2 falls.例文帳に追加

パルス発生回路は、クロック信号ＣＫが立ち上がるときに内部クロック信号ＩＣＫに立ち上がり信号を出力し、内部ノードＸ１，Ｘ２の出力のどちらか一方が立ち下がった後に内部クロックＩＣＫを立ち下げる。 - 特許庁

Then an interleaving clock setting means 17 sets a phase of an interleaving clock generated by a clock generating means 15 so as not to include the abnormal cells on the basis of positional information of the abnormal cells stored in an abnormal cell storage means 162.例文帳に追加

そして、間引きクロック設定手段１７は、異常セル記憶手段１６２に記憶された異常セルの位置情報に基づいて、クロック生成手段１５が生成する間引きクロックの位相を、異常セルが含まれないように設定する。 - 特許庁

To provide a clock-generating circuit for generating a plurality of clocks at low cost by saving power consumption without having to use a PLL, and to provide an information-reproducing device, and an electronic apparatus, etc.例文帳に追加

ＰＬＬを用いることなく、低コスト且つ低消費電力で、複数のクロックを生成するクロック生成回路、情報再生装置、電子機器等を提供する。 - 特許庁

A positive power generating circuit 131 and a negative power generating circuit 132 are disposed nearby a terminal portion 140 to which a drive clock and an input power potential are applied from outside.例文帳に追加

正電源発生回路１３１及び負電源発生回路１３２は、駆動クロック、入力電源電位が外部から印加される端子部１４０に近接して配置する。 - 特許庁

This semiconductor memory has an initial stage circuit, a timing control circuit a synchronizing circuit, and an internal signal generating circuit generating an internal clock FICLK and ICLK.例文帳に追加

本発明の半導体記憶装置は、初段回路、タイミング制御回路、及び同期回路を有し内部クロックFICLK及びICLKを生成する内部信号生成回路を有する。 - 特許庁

Then, the clock signal is changed to the target value (TK) and a critical path generating the error of a setup condition is detected.例文帳に追加

次いで、クロック信号を目標値（ＴＫ）に変更してセットアップ条件のエラーが生じるクリティカルパスを検出する。 - 特許庁

When operation is reading of data, the internal clock generating section 2 is controlled so that synchronism-control is interrupted or suppressed.例文帳に追加

動作がデータの読み出しの場合、同期制御を中断又は抑制するように内部クロック生成部２を制御する。 - 特許庁

A level of a tone of a tone generating section 21 is controlled and the tone is transmitted with a clock synchronously with a noise at a central station (XTU-C) side.例文帳に追加

中央局(XTU-C) 側で、雑音に同期したクロックにより、トーン発生部２１のトーンをレベル制御して送信する。 - 特許庁

A re-timing clock generating means is composed of a second up-down counter means 7 and a second phase adjusting means 8.例文帳に追加

また、リタイミング用クロック生成手段は、第２アップダウンカウンタ手段７と第２位相調整手段８とで構成される。 - 特許庁

The combinational circuit is used for generating M controlling signals with different phases based on the clock signal.例文帳に追加

前記複合回路は前記クロック信号を基に、Ｍ個の異なる位相を有する制御信号の発生に用いられる。 - 特許庁

A write signal generating park 17 generates a laser diode drive signal by synchronizing an image signal with the write clock signal CLK3.例文帳に追加

書き込み信号生成部１７では、画像信号を書き込み信号に同期させてレーザダイオード駆動信号を生成する。 - 特許庁

A transmission data generating means 1 generates MIDI(Musical Instrument Digital Interface) data at a faster rate than that corresponding to a reference clock of the MIDI specifications.例文帳に追加

送信データ生成手段１はＭＩＤＩデータをＭＩＤＩ規格の基準クロックよりも早いレートで生成する。 - 特許庁

On the side of a central station (XTU-C), the tone of a tone generating part 21 is transmitted while controlling its level by a clock synchronized with the noise.例文帳に追加

中央局(XTU-C) 側で、雑音に同期したクロックにより、トーン発生部２１のトーンをレベル制御して送信する。 - 特許庁

To provide an oscillator with a simple configuration for generating a plurality of phase clock signals having a highly precise uniform phase difference.例文帳に追加

高精度に均一な位相差を持つ複数相クロック信号を簡易な構成により生成する発振器を提供する。 - 特許庁

To provide a circuit for generating a spread spectrum clock for preventing step-out even when a complicated analogue circuit is used.例文帳に追加

複雑なアナログ回路を使用しなくても同期外れの起こらないスペクトル拡散クロック生成回路を提供すること。 - 特許庁

A clock signal S1 for data transfer is outputted to a timing generating circuit 14 after the signal S3 is received by the external device 20.例文帳に追加

外部装置２０はそれを受けた後、データ転送のためのクロック信号Ｓ1 をタイミング発生回路１４へ出力する。 - 特許庁

To improve picture quality by generating driving timing without depending upon an input clock signal and eliminating faults concerned with display.例文帳に追加

入力クロック信号に依存せずに駆動タイミングを生成し、表示上の不具合を解消して画質を向上させる。 - 特許庁

To extend a frequency range and a voltage range of a voltage- controlled clock generating circuit that realizes a phase synchronous loop.例文帳に追加

位相同期ループを実現する電圧制御型クロック発生回路の電圧レンジおよび周波数レンジを拡大する。 - 特許庁

To provide a clock for appropriately displaying both the amount of power generation of an electricity generating means and the duration of a battery.例文帳に追加

発電手段の発電量および電池の持続時間の双方を適切に表示可能な時計を提供する。 - 特許庁

The reception clocks can be arbitrarily set in the clock generating circuit so that the data with the arbitrary number of bits can be received.例文帳に追加

クロック発生回路で受信クロックが任意に設定できる事により、任意のビット数のデータを受信する事ができる。 - 特許庁

On a central station (XTU-C) side, the tone of a tone generating section 21 is transmitted while controlling its level by a clock synchronized with the noise.例文帳に追加

中央局(XTU-C) 側で、雑音に同期したクロックにより、トーン発生部２１のトーンをレベル制御して送信する。 - 特許庁

To reduce a circuit scale in a frequency divider circuit capable of generating a dividing clock at an arbitrary division ratio.例文帳に追加

任意の分周比で分周クロックを生成可能な分周回路において、回路規模を削減することを課題とする。 - 特許庁

The differential clock generating circuit comprises a plurality of non-inverted side CMOS inverters and a plurality of inverted side CMOS inverters.例文帳に追加

差動クロック生成回路は、複数の正転側ＣＭＯＳインバータと、複数の反転側ＣＭＯＳインバータとを有する。 - 特許庁

A PLL circuit 100 generating a clock signal synchronizing with an input signal having the prescribed frequency is provided.例文帳に追加

所定の周波数を有する入力信号に同期したクロック信号を生成するＰＬＬ回路１００を提供する。 - 特許庁

An integer counter 130 for generating a first clock f1 calculates (a count value IC1+the Carry+a positive integer A).例文帳に追加

第１のクロックｆ１を生成するための整数カウンタ１３０は、（カウント値ＩＣ１＋キャリー＋正整数Ａ）を演算する。 - 特許庁

A time synchronization information generating unit 20 generates both synchronizing signals and time signals from very accurate external clock signals.例文帳に追加

時間同期情報生成部２０は高精度の外部クロック信号から同期信号及び時間信号を生成する。 - 特許庁

To ensure proper demodulation operation by generating a stable system clock against phase switching operation of a biphase signal.例文帳に追加

バイフェーズ信号のフェーズ切り替え動作に抗して安定的なシステムクロックを生成し、適正な復調動作を確保する。 - 特許庁

The respective LSI (3-7) are allowed to operate synchronously with the other LSI by clocks generated by the incorporated clock generating circuits CG.例文帳に追加

各ＬＳＩ（３〜７）は、内蔵のクロック生成回路ＣＧにて生成されるクロックにより他ＬＳＩと同期して動作する。 - 特許庁

The insect repellent apparatus 10 comprises a clock signal generating circuit 12, a pattern signal generating circuit 14, a timing signal generating circuit 16, a modulation circuit 18, a filter 20, an amplifier 22 and an ultrasonic speaker 24.例文帳に追加

防虫装置１０は、クロック信号発生回路１２、パターン信号発生回路１４、タイミング信号発生回路１６、変調回路１８、フィルタ２０、増幅回路２２、及び超音波スピーカ２４で構成されている。 - 特許庁

This clock signal generation method includes steps for: determining the number of clock pulses per a specified period removed from a reference clock signal to bring a target frequency in average; generating a masking pattern for removing the determined number of clock pulses per specified period; and removing one part of the clock pulse of the reference clock signal to generate the target frequency of clock signal, using the masking pattern.例文帳に追加

平均的に目標周波数となるように基準クロック信号からの除去する特定の周期当たりクロックパルスの個数を決定するステップと、決定された特定の周期当たりクロックパルスの個数を除去するためのマスキングパターンを生成させるステップと、マスキングパターンを利用して、基準クロック信号の一部クロックパルスを除去して目標周波数のクロック信号を生成させるステップと、を含むことを特徴とするクロック信号発生方法である。 - 特許庁

To provide a spread spectrum clock generating circuit capable of providing a frequency modulation clock of a desired moderation degree even when the manufacturing variation, power source voltage, operation temperature, and operation frequency vary.例文帳に追加

製造バラツキ、電源電圧、使用温度、使用周波数が変化しても所望の変調度の周波数変調クロックを供給可能とするスプレッドスペクトラムクロック生成回路を提供する。 - 特許庁

A phase difference clock generating section 101 outputs a start signal which is asserted by being delayed by a deviated level of the phase of the clock corresponding to clocks of which the phases are shifted by 90 degrees and the other clocks.例文帳に追加

位相差クロック生成部１０１は、９０度ずつ位相のずれたクロックとその他各クロックに対応し、クロックの位相のずれ分、遅れてアサートされるスタート信号を出力する。 - 特許庁

When the frequency of the clock signal S21 is changed during imaging an object, the clock signal generating section 101 outputs switching information S102 to the imaging section 40.例文帳に追加

被写体の撮像中にクロック信号Ｓ２１の周波数が切り換わった際、クロック信号発生部１０１から撮像部４０に対して、切り換わり情報Ｓ１０２が出力される。 - 特許庁

Afterwards, the counter part 12 continues count-up corresponding to the clock of a one-second clock generating part 11 until next reset and outputs the result through the output converting part 13 onto the passed second display part 14.例文帳に追加

その後、カウンタ部１２は次のリセットが入るまで１秒クロック発生部１１のクロックでカウントアップを続け、出力変換部１３経由で経過秒数表示部１４に出力する。 - 特許庁

When a switch SW1 which turns on and off associatively with the opening/closing operation of a shutter turn on, clock signals ϕ1 and ϕ2 are applied from a clock generating means CG1 to transistors Q1 and Q2.例文帳に追加

シャッタの開閉動作に連動してオン／オフするスイッチＳＷ１がオンすると、クロック発生手段ＣＧ１からクロック信号φ１、φ２がトランジスタＱ１、Ｑ２に印加される。 - 特許庁

To provide an asynchronous successive approximation type AD converter capable of adjusting a delay amount for determining a cycle of an operation clock in a simple circuit and internally generating a sampling clock.例文帳に追加

動作クロックの周期を定める遅延量を単純な回路で調整でき且つサンプリングクロックを内部生成可能な非同期式の逐次比較型ＡＤ変換器を提供する。 - 特許庁

To be concrete, it rewrites the register of a CCD drive pulse generating circuit into one for mode 2, changes the multiple of a reference clock setter 302, and generates a reference clock of frequency f2.例文帳に追加

具体的には、ＣＣＤ駆動パルス生成回路のレジスタをモード２用に書き換え、基準クロック設定部３０２の逓倍数を変更し、周波数ｆ_2の基準クロックを生成する。 - 特許庁

A frame adjustment section 31 reads the code series stored in the frame storage section 30 to convert the bit rate according to the clock signal generated by a clock signal generating section 10.例文帳に追加

フレーム調整部３１は、クロック信号生成部１０が生成したクロック信号に従って、フレーム格納部３０が格納する符号系列を読み出してビットレートを変換する。 - 特許庁

To provide a circuit technique for generating a delayed clock signal driving the read output in order to assure that the read access time t_AC does not exceed the clock period t_CK.例文帳に追加

読み込みアクセス時間ｔ_ＡＣがクロック周期ｔ_ＣＫを越えないことを確実にするために、読み込み出力を駆動する遅延されたクロック信号を生成する回路技術を提供する。 - 特許庁

A refresh word line selecting circuit 15 is connected to a counter 16, the counter 16 generating a refresh-clock signal RCLK synchronizing with an external clock signal CLK and outputs it.例文帳に追加

リフレッシュワード線選択回路１５は、カウンタ１６と接続されており、該カウンタ１６は、外部クロック信号ＣＬＫと同期してリフレッシュクロック信号ＲＣＬＫを生成して出力する。 - 特許庁

A counter 17 counts the reference clocks CLK1 between the edges of a data signal and a clock generating section 18 generates a reception clock RCK corresponding to the count RCNT.例文帳に追加

カウンタ１７は、データ信号の各エッジ間について基準クロックＣＬＫ１をカウントし、クロック発生部１８は、そのカウント値ＲＣＮＴに対応した受信クロックＲＣＫを生成する。 - 特許庁

A LSI tester 20 inputs test data to an ASIC 13 based on an internal clock generated by a clock generating circuit 11 of a SDRAM 12, and takes out test result data from the ASIC 13.例文帳に追加

ＬＳＩテスタ２０は、ＳＤＲＡＭ１２のクロック発生回路１１で生成する内部クロックに基づいて、テストデータをＡＳＩＣ１３に入力し、テスト結果データをＡＳＩＣ１３から取り出す。 - 特許庁

To provide a shift register circuit capable of reducing a processing load for generating a clock pulse while reducing a circuit area occupied by a supply line of clock pulse, and its driving control method.例文帳に追加

クロックパルスの供給ラインの占める回路面積を削減しつつ、クロックパルス生成のための処理負担を低減することができるシフトレジスタ回路及びその駆動制御方法を提供する。 - 特許庁

To provide a timing generating circuit that can adjust synchronization of a clock signal with high accuracy independently of a frequency of the clock signal, even when the number of stages of each delay circuit is limited.例文帳に追加

各遅延回路の段数が制限されていても、クロック信号の周波数にかかわらず、該クロック信号の同期を高精度で調節することが可能なタイミング発生回路を提供する - 特許庁