「clock generating」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

To obtain a clock generating circuit which can increase the correction precision of frequency and finely adjust the frequency and also reduces the power consumption.例文帳に追加

周波数の補正精度を高め、微妙な調整も可能で、消費電力を低減するクロック発生回路を得ることである。 - 特許庁

To provide a data-generating circuit which keeps the continuity of a read clock obtained by reproducing data recorded by a rewriting operation.例文帳に追加

追記動作により記録されたデータを再生して得られるリードクロックの連続性が保たれるデータ生成回路を提供する。 - 特許庁

To provide a dial plate for a clock rendering a clear color pattern without affecting a power generating function of a solar cell at a low cost.例文帳に追加

ソーラセルの発電機能に影響を与えることなく、鮮明なカラー模様が現れる時計用文字板を安いコストで得る。 - 特許庁

A device includes a clock signal generator 10, an optical pulse light source 28, a rectangular wave electrical signal generating part 40, and an optical intensity modulator 30.例文帳に追加

クロック信号生成器10と、光パルス光源28と、矩形波電気信号生成部40と、光強度変調器30とを具えている。 - 特許庁

To provide a clock generating circuit including a self-test circuit capable of checking whether variations in the phases of clocks lie within the allowable range.例文帳に追加

クロックの位相のばらつきが許容範囲内か否かをチェックできるセルフテスト回路を有するクロック生成回路を提供する。 - 特許庁

A pulse generating section 16a supplies a pulse signal corresponding to a clock signal to the SCL line in response to the freeze detection signal.例文帳に追加

パルス発生部１６ａはフリーズ検出信号に応じてＳＣＬラインにクロック信号に相当するパルス信号を供給する。 - 特許庁

A clock generating part 7004 generates a symbol period signal Sig1 and a spread code rate signal Sig2 in synchronization with the reference signal J1.例文帳に追加

クロック生成部７００４は、シンボル周期信号Sig1と拡散符号レート信号Sig2を基準信号Ｊ１と同期して生成する。 - 特許庁

To disclose a system, structure and method for performing scan-based testing of electronic circuits by generating a test clock for scan chains.例文帳に追加

スキャンチェーンのテストクロックを生成して電子回路のスキャンベースのテストを実施するためのシステム、構造、及び方法が開示される。 - 特許庁

A clock generating part 7002 generates a symbol period signal Sig1 and a spread code rate signal Sig2 in synchronization with the reference signal J1.例文帳に追加

クロック生成部７００２は、シンボル周期信号Sig1と拡散符号レート信号Sig2を基準信号Ｊ１と同期して生成する。 - 特許庁

To provide electronic equipment for safely stopping the supply of a clock to a module without generating any load of software.例文帳に追加

ソフトウェアの負担を招くことなく、安全にモジュールに対するクロックの供給を停止させることができる電子機器を提供する。 - 特許庁

Until the monitor voltage reaches the prescribed voltage, a CP generating circuit 30c outputs clock pulse signals CP1.例文帳に追加

そして、モニタ電圧が所定の電圧に達するまでの間は、ＣＰ作成回路３０ｃからクロックパルス信号ＣＰ１を出力する。 - 特許庁

A vertical drive pulse generating circuit 2 uses the basic clock signal to produce four vertical drive pulse signals V1 to V4.例文帳に追加

垂直駆動パルス発生回路２は、基本クロック信号を用いて４つの垂直駆動パルス信号Ｖ１〜Ｖ４を発生する。 - 特許庁

Carrier generating parts are provided separately for each phase of a U phase, a V phase, and a W phase, and each carrier generating part has an up/down counter which counts clocks outputted from a clock generator.例文帳に追加

Ｕ相、Ｖ相、Ｗ相の各相ごとにキャリア発生部が設けられ、それぞれのキャリア発生部はクロック発生器から出力されるクロックを計数するアップダウンカウンタを有する。 - 特許庁

On the basis of the analysis results of an analysis tool 8 at the time generating the noises by the noise generating means 9, phase adjustment is performed by a clock phase adjustment means 7.例文帳に追加

そして、ノイズ発生手段９によってノイズを発生させたときの解析手段８の解析結果に基いて、クロック位相調整手段７による位相調整をおこなう。 - 特許庁

The oscillation frequency calibration method is used to calibrate the oscillation frequency of an electronic product provided with an adjustable frequency generating unit for generating clock signals corresponding to the oscillation frequency.例文帳に追加

発振周波数補正方法は、発振周波数に対応するクロック信号を生成するアジャスタブル周波数生成ユニットを有する電子製品の発振周波数を補正するために用いる。 - 特許庁

The full signal generating circuit 14 and the empty signal generating circuit 15 directly output full signals and empty signals when they are generated, and carry out clock synchronization when released.例文帳に追加

フル信号生成回路１４及びエンプティ信号生成回路１５はフル信号やエンプティ信号をそれが生成される時に直接出力し、解除される時にクロック同期させる。 - 特許庁

The data output circuit includes: the data output control section for receiving a clock signal and generating a clock pulse having a predetermined pulse width; a first data output section for outputting the first data in synchronization with the clock pulse; and a second data output section for outputting the second data in synchronization with the clock pulse.例文帳に追加

クロック信号を受信して所定のパルス幅を持つクロックパルスを生成するデータ出力制御部と、前記クロックパルスに同期して第１データを出力する第１データ出力部と、前記クロックパルスに同期して第２データを出力する第２データ出力部と、を含むデータ出力回路を提供する。 - 特許庁

This DLL circuit 100 is provided with a delay circuit 110 for generating an output clock signal SIGOUT by delaying an input clock signal SIGIN and a phase comparing circuit 120 for comparing a phase of the output clock signal SIGOUT with that of the input clock signal SIGIN.例文帳に追加

本発明に従うＤＬＬ回路１００は、入力クロック信号ＳＩＧＩＮを遅延して出力クロック信号ＳＩＧＯＵＴを生成する遅延回路１１０と、出力クロック信号ＳＩＧＯＵＴと入力クロック信号ＳＩＧＩＮと間の位相差を比較する位相比較回路１２０とを備える。 - 特許庁

In this case, a plurality of clock signals with phases correlated with the cycles of the image clock are generated by a multiple-phase generating part 4, phase relation among the clock signals, and the inputted image data is detected by a data phase detecting part 5 and at least one clock signal is selected by a latch signal selecting part 6 by the detection result.例文帳に追加

その際、逓倍位相発生部４で画像クロックの周期に相関のある位相を持つ複数のクロック信号を発生し、データ位相検出部５によりそのクロック信号を入力画像データの位相関係を検出し、その検出結果によりラッチ信号選択部６で少なくとも一つのクロック信号を選択する。 - 特許庁

The sampling circuit includes; a clock generator 2 for generating a clock signal CLK; a sampling hold signal generator 3 for entering the clock signal CLK from the clock generator 2; and a delay unit 7 including a delay controller for controlling the delay amount of the sampling hold signal generated at the sampling hold signal generator 3.例文帳に追加

クロック信号ＣＬＫを発生するクロック発生部２と、このクロック発生部２からのクロック信号ＣＬＫが入力されるサンプルホールド信号発生部３と、このサンプルホールド信号発生部３で発生するサンプルホールド信号の遅延量を制御する遅延制御部を有する遅延部７とを設けた。 - 特許庁

A semiconductor integrated circuit device is provided with a 1/2 divider 30 for generating first and second dividing clock signals where leading phases are shifted by 180 degrees each other by dividing an input clock signal by 2 and a DLL circuit 40 for delaying the first and second dividing clock signals by specific phases for the input clock signal before outputting.例文帳に追加

入力クロック信号を１／２分周して立ち上がりの位相が互いに１８０度ずれた第１，第２分周クロック信号を生成する１／２分周器３０と、第１，第２分周クロック信号それぞれを入力クロック信号に対して所定の位相だけ遅延して出力するＤＬＬ回路４０とを有する。 - 特許庁

This semiconductor integrated circuit is provided with: a clock generation circuit 10 having a self-traveling mode and a multiplication mode; an internal circuit 40 capable of operating in synchronization with a clock signal generated by the clock generation circuit; an oscillation circuit 30 generating a reference clock signal; and an operation mode control circuit 20 capable of controlling changeover between the normal mode and the waiting mode.例文帳に追加

自走モードと逓倍モードとを備えたクロック生成回路（１０）と、上記クロック生成回路によって生成されたクロック信号に同期動作可能な内部回路（４０）と、基準クロック信号を生成する発振回路（３０）と、通常モードと待機モードとの切り換えを制御可能な動作モード制御回路（２０）とを設ける。 - 特許庁

To provide a clock oscillator capable of generating a reference clock having a fixed clock cycle regardless of the shift in a power supply voltage, and of keeping constant the duration period of each of internal control signals of semiconductor devices regardless of the shift in the power supply voltage, as a clock oscillator for semiconductor devices.例文帳に追加

半導体装置用のクロック発信器として、電源電圧の変化と関係なく一定のクロック周期を有する基準クロックを生成し、半導体装置の各内部制御信号の持続時間を電源電圧の変動と関係なく一定に維持させることができるクロック発信器を提供する。 - 特許庁

A plurality of DRAM 200,... are provided with one timing selection signal generating part 100 and one timing signal generating part 150, and common clock signals CLK1 to 4 for generating a word line enable signal or the like are generated.例文帳に追加

複数のＤＲＡＭ２００…に対して、１つのタイミング選択信号発生部１００とタイミング信号生成部１５０とが設けられ、ワード線イネーブル信号等を生成するための共通のクロック信号ＣＬＫ１〜４が生成される。 - 特許庁

A receive buffer monitor circuit 21 monitors the amount of data accumulated in a receive buffer 6, and when the amount of accumulated data exceeds a higher threshold, a reception clock generating circuit 8 sets the frequency of the generating reception clock to a higher frequency.例文帳に追加

受信バッファ監視回路２１は、受信バッファ６に蓄積される受信データのデータ量を監視し、蓄積データ量が上側の閾値より大きくなったとき、受信クロック発生回路８が発生する受信クロックの周波数を、より高い周波数に設定させる。 - 特許庁

Then a reference clock generating circuit 12 generates a reference clock, in accordance with an aimed rotating speed, and error signal generating circuits 8-10 detect the discrepancy of the rotating speed by comparing the rotating speed signals with the reference signal and output error signals.例文帳に追加

そして、目標とする回転速度に応じて基準クロック発生回路１２で基準クロックを発生し、それぞれ誤差信号生成回路８〜１０で基準クロックと回転速度信号と比較することにより回転速度のずれを検出し、誤差信号を出力する。 - 特許庁

While the counter section 14 counts the period, the pattern generating section 11 previously generates a pattern being input to the memory under test 20, and when the counter section 14 completes the count, a clock mask section 15 interrupts the feed of a reference clock CLK to the pattern generating section 11.例文帳に追加

カウンタ部１４が計時している間、パターン発生部１１は被試験メモリ２０に与えるパターンを予め進めておき、カウンタ部１４の計時が終了した時点でクロックマスク部１５がパターン発生部１１への基準クロックＣＬＫの供給を中断する。 - 特許庁

An IC chip for identification comprises a power supply unit 11 for receiving the carrier wave S1 for generating internal power supply V; a clock generation unit 12 for generating an internal clock Sc; a memory unit 14; and an output unit 15 for reading out data D from the memory unit 14 and load-modulating the carrier wave S1.例文帳に追加

キャリヤ電波Ｓ1 を受信して内部電源Ｖを作る電源部１１と、内部クロックＳc を生成するクロック発生部１２と、メモリ部１４と、メモリ部１４のデータＤを読み出してキャリヤ電波Ｓ1 を負荷変調する出力部１５とを設ける。 - 特許庁

In the information reproducing device, an RF signal inputted in an A/D converter 12 through a pickup 10 and an RF signal generating section 11 from a disk 1 is sampled in accordance with a clock for sampling from a clock generating section 13 and converted into the sample value series.例文帳に追加

情報再生装置では、ディスク１からピックアップ１０とＲＦ信号生成部１１を経由してＡ／Ｄ変換器１２に入力されたＲＦ信号は、クロック生成部１３からのサンプリング用クロックに従ってサンプリングされ、サンプル値系列に変換される。 - 特許庁

To provide a polyphase-clock signal generating circuit that generates a plurality of clock signals with the same frequency but whose phases differ from each other without the need for an oscillator for a high frequency and that is not affected by fluctuations in ambient temperature and a power supply voltage.例文帳に追加

高い周波数の発振器を用いず、周囲温度や電源電圧の変動に影響されることなく、同一周波数で相互に位相が異なる複数のクロック信号を生成する。 - 特許庁

To provide a frequency-dividing circuit for easily generating a frequency-division clock signal whose frequency-division ratio is not an integral value for an original oscillating clock signal and communication equipment equipped with the frequency-dividing circuit.例文帳に追加

原振クロック信号に対して整数値の分周比とはならない分周クロック信号を簡易に生成可能な分周回路、および、当該分周回路を備えた通信装置を提供する。 - 特許庁

The portable terminal is provided with a radio telephone section 15, an imaging section 40, a clock signal generating section 101 that supplies a clock signal S21 to the imaging section 40 and the radio telephone section 15, and an LCD 12.例文帳に追加

無線電話部１５と、撮像部４０と、撮像部４０及び無線電話部１５に対してクロック信号Ｓ２１を供給するクロック信号発生部１０１と、ＬＣＤ１２とを備えている。 - 特許庁

To provide a digital PLL (Phase locked loop)circuit capable of generating a clock signal that does not cause disturbance in a video even if used as a sampling clock signal to sample a video signal.例文帳に追加

映像信号をサンプリングするためのサンプリングクロック信号として用いても、映像に乱れを生じさせないクロック信号を生成することのできるデジタルＰＬＬ回路を提供することを課題とする。 - 特許庁

To provide an optical (disk) driving system including a delay locked loop based multiphase clock generator capable of generating 32 different phases from input clock having a frequency of 800 MHz or greater.例文帳に追加

800MHzまたはそれ以上の周波数を有する入力クロックから、32個の異なる位相を発生させうる遅延同期ループ基盤の多重位相クロック発生器回路を備える光学(ディスク)駆動システムを提供する。 - 特許庁

To provide a data synchronizing method and a data synchronizing circuit which has no need of high time-accuracy for generating a clock pulse for masking a clock signal even having an elevated frequency.例文帳に追加

クロック信号の周波数が高くなった場合についても、クロック信号をマスクするためのクロックパルスの発生に高い時間精度を必要としないデータ同期方法及びデータ同期回路を提供する。 - 特許庁

At the time of digital receiving, PCR information is separated from a TS stream by a TS packet separating circuit 3, a clock generating circuit 4 is controlled by this information and a reference clock ϕDof a prescribed frequency is generated.例文帳に追加

デジタル受信時、ＴＳパケット分離回路３でＴＳストリームからＰＣＲ情報が分離され、これでクロック生成回路４が制御されて所定周波数の基準クロックφ_Dが生成される。 - 特許庁

In detecting foreign substances, the drive clock generating circuit 25 outputs the drive clock signal DRCK set in a foreign substance detecting frequency F2 being a frequency different from a usual power transmission frequency.例文帳に追加

駆動クロック生成回路２５は、異物検出時には、通常送電用周波数とは異なる周波数である異物検出用周波数Ｆ２に設定された駆動クロックＤＲＣＫを出力する。 - 特許庁

The oscillating circuit 10 outputs a plurality of oscillating clocks 100 having phase differences, and the four-phase clock generating circuit 20 generates a four-phase clock 200 based on the phase difference of the oscillating circuit 100.例文帳に追加

発振回路１０は、位相差を有する複数の発振クロック１００を出力し、４相クロック生成回路２０は、発振クロック１００の位相差に基づき４相クロック２００を生成する。 - 特許庁

To provide a clock signal generating device in which a frequency of a generated clock signal is made to match a target frequency in a short time even if the target frequency is changed, and an electronic device.例文帳に追加

目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させるクロック信号生成装置、及び、電子装置を提供することを目的とする。 - 特許庁

The precision should be at such degree as to recognize that, when the low precision clock is relied on for generating system timing signal, the time is for the processor to power up the high precision clock again.例文帳に追加

システムタイミング信号を発生するのに低精度のクロックに依存している時は、プロセサが再び高精度クロックをパワーアップする時間であることを認識できる程度に十分な精度とする。 - 特許庁

The pulse cycle measurement unit 7 sequentially counts an edge cycle of the transmitted pulse signal with a clock pulse transmitted from a clock pulse generating unit 6, and transmits a counted count value C(n) to a computation processing unit 9.例文帳に追加

パルス周期計測部７は送られたパルス信号のエッジ周期をクロックパルス発生部６から送られるクロックパルスで逐次計数し、計数したカウント値Ｃ（ｎ）を演算処理部９に送る。 - 特許庁

To provide a clock generating device and semiconductor integrated circuit device capable of effectively reducing an EMI (electromagnetic emission interference) by using a spread spectrum clock signal even in the case of using a high-speed operation memory.例文帳に追加

高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供する。 - 特許庁

A write clock generating circuit 6 generates a write clock which is synchronized to the fluctuation of the revolving speed of a SPM 2 employing dummy read data signal DRD obtained by a dummy read operation immediately prior to a write operation.例文帳に追加

ライトクロック生成回路６は、ライト動作直前のダミーリード動作により得られるダミーリードデータ信号ＤＲＤを利用して、ＳＰＭ２の回転数変動に同期するライトクロックを生成する。 - 特許庁

A synchronizing clock circuit 22 (synchronizing signal generating apparatus for serial communication) comprises: a reference clock circuit 220; a phase comparator 221; a PLL filter 222; a VCO 223; and a frequency divider circuit 224.例文帳に追加

同期クロック回路２２（シリアル通信用同期信号発生装置）は、基準クロック回路２２０と、位相比較器２２１と、ＰＬＬフィルタ２２２と、ＶＣＯ２２３と、分周回路２２４とから構成されている。 - 特許庁

The clock signal generating part generates a complex signal by mixing the modulated electric signal with the reference electric signal and subsequently outputs a clock signal of the first frequency or the second frequency.例文帳に追加

クロック信号生成部は、変調電気信号と基準電気信号をミキシングすることにより合成信号を生成した後、第１の周波数又は第２の周波数のクロック信号を出力する。 - 特許庁