「clock rate」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In a clock regeneration method for regenerating clock signal of a receiver based on bit rate of a received data, a control value is generated based on bit rate of the received data, and a clock signal is outputted based on the control value.例文帳に追加

受信データのビットレートに基づき受信装置のクロック信号を再生するクロック再生方法において、受信データのビットレートに基づき制御値を作成し、制御値に基づきクロック信号を出力する。 - 特許庁

A clock level simulator 102 simulates the clock level description 3 to compute the work rate of a storage element and that of an computing element indicated in the clock level description 3.例文帳に追加

クロックレベル記述３を、クロックレベルシミュレーション装置１０２でシミュレーションし、クロックレベル記述３で示される記憶素子及び演算器の稼働率をそれぞれ算出する。 - 特許庁

When the count value becomes the set count value, the source clock signal S102 is masked by a clock signal change circuit 105, so that a baud rate control clock signal S105 can be generated.例文帳に追加

クロック信号変更回路１０５で、カウント値が設定カウント値になった時、原クロック信号Ｓ１０２をマスクすることにより、ボーレートコントロールクロック信号Ｓ１０５を発生する。 - 特許庁

METHOD AND DEVICE FOR EXECUTING TWO-LAYER THREAD STATE MULTI-THREADED SUPPORT BY HIGH CLOCK RATE例文帳に追加

高クロック・レートによる二層スレッド状態マルチスレッド化サポートを実施する方法および装置 - 特許庁

To obtain a wireless base station apparatus increasing the success rate of reference clock correction.例文帳に追加

基準クロック補正の成功率を上げることが可能な無線基地局装置を得ること。 - 特許庁

Uprating not only the cycle of a clock pulse but also the communication baud rate can be efficiently performed.例文帳に追加

このため、クロックパルスの周期、延いては通信ボーレートを効率良く上げることができる。 - 特許庁

A rate generating circuit 1 receives a signal A to generate a clock C and timing data B.例文帳に追加

レイト発生回路１は、信号Ａを受け取ると、クロックＣとタイミングデータＢを発生する。 - 特許庁

The most obvious restriction is that the underlying ``clock''is only ticking at a rate (typically) of about .001 seconds. 例文帳に追加

最も明白な制限は、(一般に)``クロック''は .001 秒の精度しかないということです。 - Python

A first frequency divider 22 divides the sampling clock signal CLK4 at a frequency division rate M.例文帳に追加

第１分周器２２は、サンプリングクロック信号ＣＬＫ４を分周比Ｍで分周する。 - 特許庁

In the semiconductor memory having a clock synchronous circuit 1a for generating the inner clock signal which synchronizes with clock signal input from outside, a clock signal for which frequency dividing rate for the input clock signal is selectively switched is used as a clock signal for controlling inner action of the clock synchronous circuit.例文帳に追加

外部から入力されたクロック信号と同期した内部クロック信号を生成するクロック同期回路１ａを有する半導体メモリにおいて、クロック同期回路の内部動作を制御するクロック信号として、入力クロック信号に対する分周倍率を選択的に切り替えたクロック信号を使用する。 - 特許庁

The image reproducing terminal apparatus sets an optimum operation clock rate for a CPU depending on the types of a moving picture (screen size, presence/absence of sound, presence/absence of a telop, and a frame rate or the like) and controls the operation at the irreducible minimum clock rate according to the setting.例文帳に追加

動画像の種類（画面サイズ、音声の有無、テロップの有無、フレームレート等）に応じて最適なCPUの動作クロックレートを設定し、その設定に従って、必要最小限のクロックレートで動作するように制御する。 - 特許庁

This clock generation circuit includes a clock generation section which can switch a clock signal with a first frequency to a second frequency higher than the first frequency; and an intermittent clock generation section to mask a clock pulse of the clock signal at a prescribed interleave rate.例文帳に追加

本発明にかかるクロック発生回路は、第１の周波数を有するクロック信号を第１の周波数よりも周波数が高い第２の周波数に切り替え可能なクロック発生部と、クロック信号のクロックパルスを所定の間引き率でマスクする間欠クロック生成部と、を有する。 - 特許庁

To provide a data transmission circuit capable of transmitting data of a high data rate and a low data rate based on one high-speed clock.例文帳に追加

１つの高速クロックをもとに，高速データレートと低速データレートのデータを送信できるデータ送信回路を提供する。 - 特許庁

A soft output channel detector is provided that operates at a rate of 1/N and detects N bits per 1/N-rate clock cycle.例文帳に追加

１／Ｎのレートで動作し、１／Ｎレート・クロック・サイクルあたりＮビットを検出する軟出力チャネル検出器が提供される。 - 特許庁

When no reduction processing is conducted, automatic reduction is executed and a clock rate of a video transfer clock is set to 100% (ST6).例文帳に追加

縮小処理が行われていない場合は、自動縮小を実施し、ビデオ転送クロックを１００％のクロックレートに設定する（ＳＴ６）。 - 特許庁

An EFM clock/bit rate generator 11 generates an EFM clock by frequency-multiplying/dividing an ATIP clock extracted from the reference clock or the wobble signal with different ratios N for each recording region of the optical disk 1.例文帳に追加

ＥＦＭクロック／ビットレート発生器１１は、基準クロック又はウォブル信号から抽出されたＡＴＩＰクロックを光ディスク１の記録領域毎に異なる比率Ｎで逓倍／分周してＥＦＭクロックを生成する。 - 特許庁

An EFM clock/bit rate generator 11 generates an EFM clock multiplying/dividing the reference clock or an ATIP clock extracted from the wobble signal with ratio N different by the respective recording areas of the optical disk 1.例文帳に追加

ＥＦＭクロック／ビットレート発生器１１は、基準クロック又はウォブル信号から抽出されたＡＴＩＰクロックを光ディスク１の各記録領域毎に異なる比率Ｎで逓倍／分周してＥＦＭクロックを生成する。 - 特許庁

At the time of recording, sampling rate conversion is made on the digital audio data input of a clock, which is asynchronous with digital video data, with a clock synchronous with digital video data by means of a sampling rate converter 107.例文帳に追加

記録時、サンプルレート変換器１０７でデジタル映像データと非同期なクロックのデジタルオーディオデータ入力をデジタル映像データと同期したクロックでサンプルレート変換して記録する。 - 特許庁

To allow a CPU to process the communication protocol with the operation clock having a low speed several times as high as the communication rate although an operation clock having a speed several tens to several hundreds times as high as a communication rate is needed and power is comsumped when a CPU executes communication protocol processing in real time.例文帳に追加

CPUでリアルタイムに通信プロトコル処理を行った場合、通信レートに対して数十倍から数百倍動作クロックが必要になり電力を消費する。 - 特許庁

A second clock generator 24 executes a thinning process of the first clock CK1 or its frequency-divided signal to generate a second clock CK2 of a rate proportional to the ratio of an integer multiple of the symbol rate, on the specifications of a first communication system to an integer multiple of the symbol rate on the specifications of a second communication system.例文帳に追加

第２クロック発生部２４は、第１クロックＣＫ１またはその分周信号に対する間引き処理を行い、第１通信方式の規格上のシンボルレートの整数倍と第２通信方式の規格上のシンボルレートの整数倍との比に比例したレートの第２クロックＣＫ２を生成する。 - 特許庁

To simplify the configuration of a rate converting device provided with the functions of two rate converters of a down rate converter and an up rate converter for exchanging data between digital circuits operating at two different clock rates.例文帳に追加

２つの異なるクロックレートで動作するディジタル回路間でデータを受け渡しするためのダウンレートコンバータとアップレートコンバータの２つのレートコンバータの機能を備えるレート変換装置の構成を簡略化する。 - 特許庁

In the electronic clock, rate pulses are outputted from a data transmission means in a rate measurement mode, and a rate measurement signal is transmitted from a motor coil (S5A: data transmission process).例文帳に追加

電子時計は、歩度測定モードにおいて、データ送信手段から歩度パルスが出力され、モータコイルから歩度測定信号が送信される（Ｓ５Ａ：データ送信工程）。 - 特許庁

A transmission rate controller 27 compares time information STC generated by being synchronized with a clock DCLK 12 asynchronous with a clock PCLK 4 used in a disk player 1 with a PCR (program clock reference)28.例文帳に追加

伝送レート制御器２７では、ディスク再生装置１で用いられているクロックPCLK４とは非同期の、クロックDCLK１２に同期して生成した時間情報STCとPCR２８との比較を行う。 - 特許庁

When the reduction processing is conducted, whether or not it is possible to fix the reduction rate at print is discriminated (ST3), and when the fixed reduction rate is impossible, the clock rate of the video transfer clock is set to 100% without the reduction processing (ST5).例文帳に追加

縮小処理が行われた場合は、プリント時の縮小率の固定化が可能かどうか判定し（ＳＴ３）、不可能な場合は、縮小処理をせずにビデオ転送クロックを１００％のクロックレートに設定する（ＳＴ５）。 - 特許庁

To provide clock signal extraction from an optical pulse signal at a changed transmission rate instantly and suitably to the change of transmission rate.例文帳に追加

伝送レートの変更に即座に対応して、変更された伝送レートの光パルス信号からのクロック信号抽出に対応する。 - 特許庁

To enhance the transmission rate of a system by securely receiving an input signal in synchronism with a clock signal.例文帳に追加

クロック信号に同期して入力信号を確実に受信し、システムの伝送レートを高くする。 - 特許庁

When the calculated baud rate is settled within the allowable range, the counter 7 reproduces a clock for synchronization.例文帳に追加

計算されたボーレートが許容範囲内にあるならば、カウンタ７は同期用クロックを再生する。 - 特許庁

Synchronously with the reproduced transmission clock signal, the digital audio data are inputted to a sampling rate converter 66.例文帳に追加

デジタル音声データが、再生伝送クロック信号に同期して、サンプリングレートコンバータ66に入力される。 - 特許庁

A low-speed scrambler 105 performs scrambling process on combined data, by using a clock corresponding to the bit rate A.例文帳に追加

低速スクランブラ１０５は、結合データをビットレートＡに対応するクロックでスクランブル処理する。 - 特許庁

Fast SCSI uses an 8-bit bus, but doubles the clock rate to support data rates of 10 MBps. 例文帳に追加

ファスト・スカジーは8ビットバスを使うが、10MBpsのデータレートをサポートするためにクロックレートを倍にしている。 - コンピューター用語辞典

To provide a spread spectrum clock generator that generates a spread spectrum clock signal having a new modulation rate and modulation frequency.例文帳に追加

新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器を提供する。 - 特許庁

By using the clock signal from the one reference clock, the frequency interval of the frequency comb and the variation of the modulation rate are synchronized.例文帳に追加

１つの参照クロックのクロック信号を使うことにより、周波数コムの周波数間隔と変調レートの変動が同期することとなる。 - 特許庁

As a command signal can be received at both edges of a clock signal, in the case of that a receiving rate is same as conventional one, a clock period can be made half.例文帳に追加

コマンド信号をクロック信号の両エッジで受信できるため、受信レートが従来と同じ場合、クロック周期を２分の１にできる。 - 特許庁

This processor is provided with a clock generating circuit for generating and outputting a first clock signal and a processor device for carrying out processing by using the first clock signal outputted from the clock generating circuit as a clock signal, and the clock generating circuit is provided with a means for switching the frequency-division rate of a frequency dividing circuit according to the processing situation of the processor device.例文帳に追加

第１のクロック信号を生成、出力するクロック生成回路と、クロック生成回路から出力される第１のクロック信号をクロック信号として処理を実行するプロセッサ装置とを具備し、クロック生成回路はプロセッサ装置の処理状況に応じて分周回路の分周比を切り換える手段を備える。 - 特許庁

A timing signal generation circuit 20 generates a clock signal CLK1 of which the rate is same as a data rate of the modulation method specified by the mode selection signal, and a clock signal CLK 2 at a symbol period.例文帳に追加

タイミング信号発生回路２０は、モード選択信号によって指定される変調方式のデータレートと等速のクロック信号ＣＬＫ１と、シンボル周期のクロック信号ＣＬＫ２とを発生する。 - 特許庁

A printer driver 2005 determines the ratio of clock rate of CPU of a host computer 2000 to clock rate of CPU of a printer 2100, and compares this value with fixed thresholds, for example, 2.5 and 5.例文帳に追加

プリンタドライバ２００５は、ホストコンピュータ２０００のＣＰＵのクロックレートの印刷装置２１００のＣＰＵのクロックレートに対する比を求めて、その値と、一定の閾値たとえば２．５および５と比較する。 - 特許庁

To provide a circuit structure for transmitting a signal from first equipment of limited state which is operated at a first clock rate to second equipment of limited state which is operated at a second clock rate.例文帳に追加

第１のクロックレートで動作する第１の限られた状態の機器から第２のクロックレートで動作する第２の限られた状態の機器へ信号を伝送するための回路構成を提供する。 - 特許庁

To provide a data receiving circuit that can output data adaptable to both a fast data rate and a slow data rate on the basis of a single high-speed clock.例文帳に追加

１つの高速クロックをもとに，高速データレート及び低速データレートに対応したデータを出力できるデータ受信回路を提供する。 - 特許庁

A baud rate measurement part 125 obtains a clock frequency on the transmitting side by measuring a baud rate of a signal to be transmitted to a signal line 120.例文帳に追加

ボーレート計測部１２５は、信号ライン１２０に伝送される信号のボーレートを計測することで、送信側のクロック周波数を得る。 - 特許庁

To eliminate the need of a buffer for absorbing the difference, if any, between the transmission rate of a transmission line and the processing clock rate in the transmitter.例文帳に追加

伝送路の伝送レートと装置内部の処理のクロックレートが違う場合であっても、その違いを吸収するためのバッファを不要にする。 - 特許庁

The multi-rate clock signal extractor 112 as the invention includes an optical pulse compression unit 20, a light modulation unit 50, and a clock signal/feedback signal generating unit 100.例文帳に追加

この発明のマルチレートクロック信号抽出装置112は、光パルス圧縮部20と、光変調部50とクロック信号/帰還信号生成部100を具えて構成される。 - 特許庁

The input light signal 10 whose transmission rate is f(Gbit/s) is input to a frequency division clock signal extracting apparatus 12 for outputting a frequency division electric clock signal 14.例文帳に追加

分周クロック信号抽出装置12には、伝送レートがf(Gbit/s)である入力光信号10が入力されて分周電気クロック信号14が出力される。 - 特許庁

To provide a clock recovery circuit which is simple in its circuit configuration, and reproduces a clock immediately after data is received even at a high transmission rate of data.例文帳に追加

回路構成が簡単で、かつデータの伝送速度が高くてもデータ受信後直ちにクロックを再生することのできるクロックリカバリ回路を提供する。 - 特許庁

The band pass filter receives the electrical pulse signal, selects the base rate clock signal component of the optical pulse signal, and outputs it as an electrical clock signal 17.例文帳に追加

バンドパスフィルタは、この電気パルス信号を入力して、光パルス信号のベースレートクロック信号成分を選択して電気クロック信号17として出力する。 - 特許庁

A sampling rate converter 4 converts audio data Da synchronized with a transmission LR clock LRs to audio data Dac synchronized with a transmission LR clock LRsA.例文帳に追加

サンプリングレートコンバータ４は、送信ＬＲクロックＬＲｓに同期したオーディオデータＤａを送信ＬＲクロックＬＲｓＡに同期したオーディオデータＤａｃに変換する。 - 特許庁