| 例文 |
common testの部分一致の例文一覧と使い方
該当件数 : 162件
Thus, for example, a TBD can be used in common with DUTs having test specifications different in a received voltage amplitude level.例文帳に追加
これによって、例えば受信電圧振幅レベルのテスト仕様が異なるDUTでTBDを共通に使用すること等が可能になる。 - 特許庁
To perform effectively an operation test of a memory chip in a semiconductor device of a MCP (memory chip package) in which a logic chip and a memory chip arte mounted in a common package.例文帳に追加
ロジックチップとメモリチップとを共通のパッケージに搭載したMCPの半導体装置において,メモリチップの動作試験を有効に行う。 - 特許庁
A circuit part, being exclusive for all the functions required for programming, writing of test instructions, and operation of a memory device is common to both arrays.例文帳に追加
プログラミング、試験指示の書込みおよびメモリデバイスの動作に必要な全機能に専用である回路部分は、両アレイに共通である。 - 特許庁
To reduce the cost of a jig and tool employed for the electrical test of a semiconductor device by making positions of terminals in the semiconductor device common.例文帳に追加
半導体装置における端子位置を共通化して、半導体装置の電気的試験に用いられる治工具のコストを低減する。 - 特許庁
A test method of an IC has a digital logical circuit 202 discriminated by respective data rates having a data prefix by different common mode voltage.例文帳に追加
異なる同相モード電圧によってデータ・プレフィクスを有している各データ・レートによって識別されるディジタル論理回路を備えている。 - 特許庁
A test kit is further provided which utilizes a nucleic acid amplification technique using a primer set common to the botulinum toxin genes of the respective types.例文帳に追加
さらには、各型のボツリヌス毒素遺伝子に共通するプライマーセットを用いた核酸増幅方法を利用した検査方法による。 - 特許庁
Output signals TDQ, SRAS, MOUT, and BITST of the semiconductor devices are controlled by an output switching circuit 160 and outputted from a common external terminal 131 via a common test bus 141.例文帳に追加
各半導体記憶装置の出力信号TDQ,SRAS,MOUT,BITSTは、出力切換回路160により出力制御されて、共通のテストバス141を介して共通の外部端子131から出力される。 - 特許庁
An optimum value of wait time is set in a semiconductor test apparatus to suit the characteristics of a first lot under test (st2), and it is used for all lots in common to reduce the time required for resetting.例文帳に追加
ウェイトタイムの最適値設定が最初の試験対象ロットの特性に合わせて半導体試験装置に設定し(st2)、全ロット共通で使用して再設定に要する時間を削減する。 - 特許庁
Then the macro common test pattern is read out of the storage part 21 in sequence and converted with the above-mentioned data for conversion to generate a macro test pattern for product, which is written to a storage part 27.例文帳に追加
次に、マクロ共通テストパタンを記憶部21から順次読み出し、読み出したパタンを、上述した変換用データによって変換して製品用マクロテストパタンを作成し、記憶部27に書き込む。 - 特許庁
To reduce the number of manufacturing man-hour of a wire harness by making it possible that assembling work, a continuity test and a sheath test are entirely carried out in-line by using the common wiring board.例文帳に追加
組立作業、導通検査、及び外装検査を共通の布線ボードを用いることにより、すべてインラインで行うことができるようにして、ワイヤーハーネスの製造工数を大きく削減する。 - 特許庁
The display driver further includes a test circuit 16 that is provided between the gradation data register circuit 14 and the gradation voltage selector circuit 18, the test circuit 16 connecting at least a part of a plurality of bit lines among bit lines provided between both of the circuits through a common node in a test mode, so as to perform failure detection based on a value of current that flows in the common node.例文帳に追加
さらに、階調データレジスタ回路14と階調電圧セレクタ回路18との間に設けられ、テストモード時において、両回路間に設けられたビット線に含まれる少なくとも一部の複数ビット線を共通ノードを介して互いに接続し、この共通ノードを流れる電流値に基づいて故障検出を行うテスト回路16を備える。 - 特許庁
The circuit comprises an input terminal T13 of a testing input clock signal CK1 connected to an end of a common bus circuit 2 and a test input/output circuit 3A with an output terminal T32 of an output clock signal CKO retuned from the other end of the common bus circuit 2 in test operation.例文帳に追加
共通バス回路2の一端に接続されテスト用入力クロック信号CKIの入力端子T31と、テスト動作時に共通バス回路2の他端から返送される出力クロック信号CKOの出力端子T32とを有するテスト入出力回路3Aを備える。 - 特許庁
In a post-wafer-sorting stage of device manufacture, a plurality of flash memory devices which each include a flash controller die related to a common housing and at least one flash memory die are passed to a test process such as a batch test process or mass test process.例文帳に追加
デバイス製造のポスト・ウェファ・ソート・ステージ中に、共通ハウジングに関連づけられたフラッシュコントローラ・ダイおよび少なくとも一つのフラッシュメモリ・ダイを各々が含む複数のフラッシュメモリ・デバイスを、例えば、バッチ・テスト・プロセスまたはマス・テスト・プロセス等のテスト・プロセスへ通す。 - 特許庁
To provide an IC socket whose center is identical with that of an IC and which allows common use thereof regardless of terminal arrangement of the IC being a test object.例文帳に追加
検査対象となるICの端子の配列に関わらず、ICと中心位置が一致し、共用が図られるICソケットを提供する。 - 特許庁
In an environment where the radio connection is possible, even when used radio units are different, a communication connection test can be executed by a common method.例文帳に追加
無線の接続が可能な環境では、使用無線ユニットが異なっていても、共通の方法で通信接続テストをすることを可能とする。 - 特許庁
To provide a gas sealing device, which is usable in common for both a sealed type and an open type to conduct an airtightness test in the manufacturing line.例文帳に追加
密閉型でもオ−プン型でも製造ライン中で気密試験を行えるように、両者に共用可能な気体封入装置を提供する。 - 特許庁
In the same environment in which a common test controller 18 is used, both a hardware stimulus and a software stimulus are applied to each simulator.例文帳に追加
共通テスト・コントローラ18を用いる同じ環境内で、ハードウェア刺激およびソフトウェア刺激の双方が、それぞれのシミュレータに適用される。 - 特許庁
This difficulty deciding program which dynamically decides the difficulty of test problems according to the test results of the examinees having tests has a comparison procedure for comparing the test results of two common test problems which are totaled targeting the examinees having had the two common test problems in a combination of two of tests and a difficulty order determining means for determining the difficulty order of the two test problems based on the comparison result by the comparison procedure.例文帳に追加
本発明の課題は、テストされた被験者のテスト結果に基づいて、動的にテスト問題の難易度を判定する難易度判定プログラムにおいて、複数のテストのうち2つのテストの組み合わせにおいて、共通する2つのテスト問題を受けた被験者を対象として集計した該共通する2つのテスト問題の各々のテスト結果を比較する比較手順と、上記比較手順による比較結果に基づいて、上記2つのテスト問題間の難易度順を決定する難易度順決定手順とを有する難易度判定プログラムによって達成される。 - 特許庁
Each tray containing section 12-15 is provided with a common indicating part 12c-15c capable of identifying the component before test and the component after test by switching the color.例文帳に追加
各トレイ収納部12〜15に、収納部品が試験前の部品又は試験後の部品のいずれに該当するかを色を切り換えることにより識別可能とする共通の表示部12c〜15cが設けられている。 - 特許庁
First and second test clock signals TST-CLK1, TST-CLK2 are generated from a common basic test clock signal TST-CLKM using a delay line 10 which a delay time is variable and a delay stage 12 of which a delay time is fixed.例文帳に追加
遅延時間が変更可能な遅延線(10)と遅延時間が固定された遅延段(12)とを用いて共通の基本テストクロック信号(TST_CLKM)から第1および第2のテストクロック信号(TST_CLK1,TST_CLK2)を生成する。 - 特許庁
A semiconductor testing device 100 tests devices 17A, 17B to be measured which are mounted on two test heads by using two kinds of test programs each of which is constituted so as to include a program specification command for specifying a common program.例文帳に追加
半導体試験装置100は共通プログラムを指定するプログラム指定コマンドを含んで構成された2種類のテストプログラムを用いて2台のテストヘッドに実装された被測定デバイス17A,17Bを試験する。 - 特許庁
Test data is set at the register 12 from a common bus 3, and by comparing the value of the test data with an output value acquired from the monitoring output signal line 28, tests on whether the connection is correct or not are performed.例文帳に追加
共通バス3からレジスタ12にテストデータをセットし、そのテストデータ値と、モニタリング出力信号線28から取得する出力値を比較することにより、正しく接続されているかどうかのテストを行う。 - 特許庁
To provide a method and a testing system capable of generating common test-condition data to a plurality of testing apparatuses, and generating the test-condition data in each apparatus by taking into consideration a difference in the performance of an apparatus in a short period of time, in the method for generating the test-condition data of the wafer visual testing apparatus.例文帳に追加
ウエーハ外観検査装置の検査条件データを生成する方法において、複数台の検査装置に対する共通の検査条件データを生成し、機差を考慮した装置毎の検査条件データを短時間で生成できる方法及び検査システムを提供する。 - 特許庁
Common change information on changes to be made to a test server 1 and an active server 2 connected to each other via a LAN 6 is stored in a storage unit of a management server 3.例文帳に追加
LAN6を介して接続されるテストサーバ1及び本番サーバ2に対して変更すべき共通の変更情報を管理サーバ3の記憶部に記憶する。 - 特許庁
In the case of compiling a test program by an intermediate code group compiler, an intermediate code to be linked with the common program is inserted into the position of the program specification command.例文帳に追加
中間コード群コンパイラによってテストプログラムをコンパイルする際に、プログラム指定コマンドの位置に共通プログラムにリンクさせる中間コードを挿入する。 - 特許庁
To provide a means in which a control apparatus interface can test various channel interface cards by using a common channel interface card tester.例文帳に追加
制御装置側インタフェースが異なる多種の回線インタフェースカードの試験を、共通の回線インタフェースカード試験装置により実行する手段を提供する。 - 特許庁
The circuit for setting up common voltage to be used for a display panel 113 is provided with a voltage dividing circuit 120, a coupler 109, a switch 111, and a test module 117.例文帳に追加
表示パネル113に用いるコモン電圧の設定回路は、分圧回路120、結合器109、スイッチ111及びテストモジュール117を備える。 - 特許庁
In this on-line color printer control system, substantially circular common irradiation color test areas set in various intervals and orientations with respect to a spectrophotometer 12 are irradiated in order vertically by plural LEDs D1, D2, D3, D4 of different spectra via a common central lens system 13, and reflected beams from the test areas are measured at about 45° with respect to the test areas.例文帳に追加
このオンラインカラープリンタコントロールシステムでは、分光光度計12に対して様々な間隔および配向で設置される略円形の共通照射色テスト領域を複数の異なるスペクトルのLED D1、D2、D3、D4により共通中央レンズシステム13を介して順次垂直に照射し、該テスト領域からの反射光を該テスト領域に対して約45度で測定する。 - 特許庁
A printed circuit board 422 of the test device 420 includes a plurality of shared patterns CPATk for holding at least two or more of the corresponding test channels CHk, out of the plurality of test channels CHk for connecting an input terminal ITERMk to a test pin, in common with the corresponding one input terminal ITERMk out of the input terminal ITERMk.例文帳に追加
テスト装置420の印刷回路基板422は、入力端子ITERMkとテストピンとを連結する複数のテストチャンネルCHkのうち、対応する少なくとも二つ以上のテストチャンネルCHkを、入力端子ITERMkのうち、対応する一つの入力端子ITERMkに共有させる共有パターンCPATkを複数個備える。 - 特許庁
The electric field strength of the electric field noise from a test cable 20 is detected by a first detecting means 3, the common mode voltage produced in the test cable 20 is detected by second detecting means 1, 2, and a coefficient of correlation representing a correlation degree of a spectrum of the electric field strength and a spectrum of the common mode voltage is calculated and stored.例文帳に追加
第1の検出手段3で試験ケーブル20からの電界ノイズの電界強度を検出し、第2の検出手段1,2により試験ケーブル20で発生するコモンモード電圧を検出し、電界強度のスペクトラムとコモンモード電圧のスペクトラムの相関度を表す相関係数を算出、保存する。 - 特許庁
An ordinary external input terminal 1 is used in common for a test mode setting terminal, and a flip-flop 4 with LOAD/HOLD for controlling LOAD/HOLD operation by a reset signal RST is provided.例文帳に追加
通常外部入力端子1をテストモード設定用端子と共用し、リセット信号RSTにてLOAD/HOLD動作の制御が行われるLOAD/HOLD付きフリップフロップ4を設ける。 - 特許庁
A test protease, a protease substrate and a marker gene are expressed under a control of a common promoter, and the produced marker gene and a cleaving product with the protease are measured.例文帳に追加
被検プロテアーゼ、プロテアーゼ基質、そしてマーカー遺伝子を共通のプロモーターの制御下に発現させ、生成するマーカー遺伝子とプロテアーゼによる切断生成物を測定する。 - 特許庁
The respective test systems B2 to B4 and the common-use measuring part B5 comprise personal computers PC B21, PC B31, PC B41 and PC B53 so as to be controlled by the network B1.例文帳に追加
また、各試験システムB2乃至B4および共有測定部B5は、パーソナルコンピュータ(PC)B21、B31、B41およびB53を含みネットワークB1により制御される。 - 特許庁
Therefore, this makes it possible to simultaneously carry out testing on plural drivers in the common driving circuit 20 and the segment driving circuit 30, and to shorten the test time.例文帳に追加
従って、コモン駆動回路20及びセグメント駆動回路30内の複数のドライバを同時に試験することが可能になり、試験時間を短縮することができる。 - 特許庁
To shorten a test time of a logic circuit part for a control operation in a semiconductor device having a plurality of memory chips of the same configuration disposed in a common package.例文帳に追加
同一構成のメモリチップを共通のパッケージ内に複数個配置した半導体装置において、制御動作を行う論理回路部分のテスト時間を短縮する。 - 特許庁
To test the field of a radio mobile terminal in a virtual field including an indefinitely large number of base stations with the use of the resources of a limited number of common channels and individual channels.例文帳に追加
限られた数の共通チャネルおよび個別チャネルのリソースを用いて無数の基地局を含む仮想フィールドにおける無線移動端末のフィールド試験が行えること。 - 特許庁
In normal test mode, an initial pressure from a pressure supply means 10 is supplied for a master-side branch passage 21 and work-side branch passage 22 via a common passage 20.例文帳に追加
通常のテストモードにおいて、圧力供給手段10からの初期圧を、共通通路20を介してマスタ側分岐通路21およびワーク側分岐通路22に付与する。 - 特許庁
Then, writing proper for a common register and the redundant register is performed by a wiring connecting part 108, so that a semiconductor integrated circuit configured to be suitable for a scan test can be generated.例文帳に追加
配線接続部108で共通レジスタと冗長レジスタに適切な配線が行われ、スキャンテストに適した構成をした半導体集積回路が生成される。 - 特許庁
A testing method includes the steps of: creating design specifications 11 and 12 indicating a plurality of individual specifications and a plurality of common specifications distinguishably; causing a computer to execute the operation of generating test specifications and test data from the design specifications 11 and 12; and testing a program created according to the design specifications 11 and 12 on the basis of the test specifications and test data.例文帳に追加
複数の個別仕様と複数の共通仕様とを判別可能に示す設計書11、12を作成するステップと、設計書11、12に基づいてテスト仕様書とテストデータとを生成する動作をコンピュータに実行させるステップと、設計書11、12に基づいて作成されたプログラムをそのテスト仕様書とそのテストデータとに基づいてテストするステップとを備えている。 - 特許庁
The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data.例文帳に追加
複数の被測定デバイス12に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス12に共通の第1試験パターンデータを発生するパターン発生器101と、各被測定デバイス12に個別の第2試験パターンデータを発生する記憶部103と、第1試験パターンデータと第2試験パターンデータのいずれかを選択する第1の選択回路105とを備えたことを特徴とする。 - 特許庁
The number of input/output pads can be constricted in a performance test by connecting input/output pads 1a to 1d to common testing wirings 14a, 14b via switching circuits 13a to 13d which are made conductive based on a test mode signal TM.例文帳に追加
入出力パッド1a〜1dは、テストモード信号TMに基づいて導通するスイッチ回路13a〜13dを介して共通の試験用配線14a,14bに接続して、動作試験時に入出力パッド数を圧縮可能とする。 - 特許庁
In the operation test of the plurality of circuit blocks CB (1) to CB (m) having the same circuit structure, a common test pattern data TPD is transmitted to each of the circuit blocks CB (1) to CB (m) via selector circuits SLT (1) to SLT (m).例文帳に追加
同一の回路構成を有する複数の回路ブロックCB(1)〜CB(m)の動作テスト時において、共通のテストパターンデータTPDをセレクタ回路SLT(1)〜SLT(m)を介して、回路ブロックCB(1)〜CB(m)の各々へ伝達する。 - 特許庁
A control part 50 determines that a signal optical wavelength is a test wavelength on the basis of the spectrum detection result so long as it is a wavelength not conveyed on the common optical fiber path 17, and it instructs measurement using the test wavelength to a light reflection measurement part 40.例文帳に追加
制御部50は、そのスペクトラム検出結果に基づいて、共通光ファイバ線路17を伝送していない信号光波長があれば、それを試験波長と決定して、その試験波長による測定を光反射測定部40に指示する。 - 特許庁
Two neighboring liquid crystal driver chips 14, 14 mounted on a TCP11 are arranged, and input lead 15 sides or output lead 16 sides are made to face each other, and input test terminals 17 or output test terminals 18 are made in common.例文帳に追加
TCP11に搭載された隣接する2つの液晶ドライバチップ14,14は、入力リード15側または出力リード16側を対向させて配置し、入力テスト端子17または出力テスト端子18を共通にしている。 - 特許庁
The light reflection measurement part 40 puts the optical pulse Po of the test wavelength into the common optical fiber path 17 and receives a returned light Pr of the optical pulse Po from the WDM-PON system, and attains the transmission loss of an optical path between the common optical fiber path 17 and an individual optical fiber path 18 corresponding to the test wavelength.例文帳に追加
光反射測定部40は、試験波長の光パルスPoを共通光ファイバ線路17へ入射し、その光パルスPoに対するWDM−PONシステムからの戻り光Prを受光して、共通光ファイバ線路17から試験波長に対応した個別光ファイバ線路18に至る光路の伝送損失特性を求める。 - 特許庁
To enable the test of the other chips during the data holding test period of an SRM in a composite semiconductor device where a SRAM(static RAM) chip and the other IC chips are included and the corresponding output terminals of both chips are connected in common to a single external output terminal.例文帳に追加
SRAMチップと他のICチップとを含み、該両チップの対応する出力端子が、単一の外部出力端子に共通接続されて成る複合半導体装置に於いて、SRAMのデータ保持テスト期間中に、他のチップのテストを可能とする。 - 特許庁
A rectangular test pattern is actually drawn in the drawing apparatus to obtain test pattern images 91a to 91f influenced by the distortion of the reflection faces or the like, and an object drawing region 92 is set in a common region 911 that is independent from the reflection faces.例文帳に追加
描画装置では矩形のテストパターンを実際に描画して反射面等の歪みの影響を受けたテストパターン画像91a〜91fが取得され、反射面に依存しない共通領域911内に対象描画領域92が設定される。 - 特許庁
The test pattern of an LSI for control is stored in a memory LSI as expected value data, and when the input/output timing is adjusted, the device is coped with all of the test patterns in a common discrimination circuit by means of discriminating with comparison of expected value data in the memory LSI and input data.例文帳に追加
制御用LSIのテストパターンをメモリLSIに期待値データとして記憶し、入出力タイミング調整時には、入力データとメモリLSI内の期待値データを比較判定することで、共通の判定回路で全てのテストパターンに対応する。 - 特許庁
To provide technique for determining which of a defect of user facilities and a defect of common carrier facilities is causes fault, for example, disables communication, when ONU loop-back test is to be conducted.例文帳に追加
ONUループバック試験を実施するにあたり、通信不能等の故障時にユーザ設備の不良か通信事業者設備の不良かの切り分けができるようにする技術を提供すること。 - 特許庁
To provide an IC test system in which an IC transfer device and an IC measuring instrument are made to operate pursuant to common data, and which is simple in data preparation before measurement, and which is easy in reading operation.例文帳に追加
共用のデータに従ってIC移載装置とIC測定装置が動作するようにし、測定前のデータの準備が簡単で、読み込み操作が容易なICテストシステムを提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|