「comparison ad」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEQUENTIAL COMPARISON AD CONVERTER AND MICROCOMPUTER例文帳に追加

逐次比較型ＡＤコンバータおよびマイクロコンピュータ - 特許庁

To shorten the time required for AD(analog/digital) conversion to speed up an AD operation by optimizing the time for electric charge redistribution for successive comparison type AD conversion.例文帳に追加

逐次比較型AD変換の電荷再配分の時間を最適化することにより、ＡＤ変換に要する時間を短縮し、高速動作を可能とする。 - 特許庁

The first AD conversion part 41 has a smaller power consumption in comparison with the second AD conversion part 42, and the second AD conversion part 42 has higher accuracy of AD conversion in comparison with the first AD conversion part 41.例文帳に追加

第１ＡＤ変換部４１は第２ＡＤ変換部４２と比較して消費電力が小さく、且つ、第２ＡＤ変換部４２は第１ＡＤ変換部４１と比較してＡＤ変換の精度が高い。 - 特許庁

METHOD AND DEVICE FOR SEQUENTIAL COMPARISON TYPE AD CONVERSION例文帳に追加

逐次比較型ＡＤ変換方法および逐次比較型ＡＤ変換装置 - 特許庁

To provide a sequential comparison type AD converter which can appropriately operate during a low voltage operation.例文帳に追加

低電圧動作時に適切に動作可能な逐次比較型ＡＤ変換器を提供する。 - 特許庁

DA CONVERTER AND SUCCESSIVE-COMPARISON TYPE AD CONVERTER USING THE DA CONVERTER例文帳に追加

ＤＡコンバータ及びそのＤＡコンバータを用いた逐次比較型ＡＤコンバータ - 特許庁

As a result of the comparison, comparison data (CD) are generated and provided as a classification result with respect to said given audio data (AD).例文帳に追加

比較の結果、比較データ（ＣＤ）を生成し、所定のオーディオデータ（ＡＤ）に関する分類結果として提供する。 - 特許庁

The successive comparison type AD conversion consists of an initialization processing of the internal state, a sampling processing of an analog input, a redistribution processing of electric charges stored in a capacitor group 120, and a comparison processing of a result of the electric charge redistribution.例文帳に追加

逐次比較型AD変換は、内部状態の初期化と、アナログ入力のサンプリングと、容量群120に蓄えられた電荷再配分と、電荷再配分結果の比較から行われる。 - 特許庁

A column AD circuit 25 having a voltage comparison section 252 and a counter section 254 is provided for each vertical signal line 19.例文帳に追加

電圧比較部２５２とカウンタ部２５４とを有するカラムＡＤ回路２５を垂直信号線１９ごとに設ける。 - 特許庁

To further reduce circuit scales and power consumption in a comparison operation amplification circuit and an AD conversion circuit.例文帳に追加

比較演算増幅回路やＡＤ変換回路において、回路規模や消費電力のさらなる低減を図る。 - 特許庁

To attain a mechanism with which power consumption is reduced in a solid-state imaging apparatus adopting a reference signal comparison type AD conversion method.例文帳に追加

参照信号比較型ＡＤ変換方式を採用する固体撮像装置において、消費電力の低減が可能な仕組みを実現する。 - 特許庁

A counter part is operated in an anterior half period (or posterior half period) until a comparison result in the full range portion of the AD conversion is inverted in the first processing.例文帳に追加

１回目にはＡＤ変換のフルレンジ分における比較結果が反転するまでの前半期間（または後半期間）にカウンタ部を動作させる。 - 特許庁

To reduce power consumption due to counter operation without dropping bit accuracy, in a reference signal comparison type AD conversion method.例文帳に追加

参照信号比較型のＡＤ変換方式において、ビット精度を落とさずに、カウンタ動作を起因とする電力消費を低減する。 - 特許庁

To achieve both of high-speed operation by parallel processing and a simple configuration by sequential comparison processing, so as to realize high accuracy of AD conversion processing.例文帳に追加

並列処理による高速化と、逐次比較処理によるシンプルな構成とを両立させたまま、ＡＤ変換処理の高精度化を図る。 - 特許庁

For a given piece of audio data (AD), a location or position (LAD) for said given audio data (AD) within a mood space (M) is generated and compared to a comparison mood space location (CL).例文帳に追加

オーディオデータ（ＡＤ）の所定のピースについて、その所定のオーディオデータ（ＡＤ）のムード空間（Ｍ）内における位置又は場所（ＬＡＤ）を生成し、比較ムード空間位置（ＣＬ）と比較する。 - 特許庁

The first AD conversion circuit 22 samples a prescribed reference voltage in the hybrid AD converter stated as above and receives an analog signal to its own stage during a comparison operation period.例文帳に追加

このような混在型ＡＤ変換器において、第１ＡＤ変換回路２２は、所定のリファレンス電圧をサンプルし、比較動作期間中に自己のステージへのアナログ信号が入力される。 - 特許庁

Compared with processing with the inclination of the reference signal fixed as it is, the period of time for comparison processing in AD conversion processing can be shortened more as the signal becomes larger, and the AD conversion processing becomes faster as the signal becomes larger.例文帳に追加

参照信号の傾きを一定にしたままでの処理に比べると、信号が大きくなるほど、ＡＤ変換処理における比較処理の期間を短縮でき、信号が大きくなるほどＡＤ変換処理が高速になる。 - 特許庁

Consequently, the time needed for single-time AD conversion corresponding to a resolution of J bits of an AD converter is obtained by voltage comparison (J=K+L) made as many as (2 raised to (K)th power plus 2) raised to (L)th power.例文帳に追加

この結果、ＡＤ変換器の分解能Ｊビットとしたときの１回のＡＤ変換に要する時間は、２のＫ乗＋２のＬ乗回の電圧比較（Ｊ＝Ｋ＋Ｌ）で得られる。 - 特許庁

A mask register 5 masks specific low-order bit data of the current A/D converted value stored in an AD conversion register 3 and the last A/D converted value stored in an AD comparison register 4.例文帳に追加

マスクレジスタ５は、ＡＤ変換レジスタ３に格納された今回のＡ／Ｄ変換値とＡＤコンペアレジスタ４に格納された前回のＡ／Ｄ変換値に対して所定の下位ビットデータをマスクする。 - 特許庁

To perform simultaneous processing of a multiplication/addition operation processing and AD conversion while suppressing an increase in area of a counter circuit in a solid-state imaging apparatus for adopting a reference signal comparison type AD conversion system.例文帳に追加

参照信号比較型ＡＤ変換方式を採用する固体撮像装置において、カウンタ回路の面積増大を抑えつつ、積和演算処理とＡＤ変換の同時処理を実現する。 - 特許庁

Setting a control circuit 180 changes a period of the redistribution comparison signal 183 to the capacitor group 120 proportional to their capacitance thereby realizing a relation of T'<n×T, where T' indicates successive comparison type AD conversion for an n-bit digital output.例文帳に追加

制御回路180を設定することによって、再配分比較信号183周期を変更し、容量群120を構成する121から126までの容量に比例した時間を割り当てることで、ｎビットデジタル出力逐次比較型AD変換をT´とするとT´＜ n×Tを実現する。 - 特許庁

In the method, analog signals generated from a reference voltage generating circuit 11 are input into an AD convertor 2, digital data output from the AD convertor 2 corresponded to inputs into the AD convertor 2 is compared with objected data 4 to be compared by a computing unit 5, and the abnormality of the AD convertor 2 is determined according to the coincidence of compared values based on the comparison result.例文帳に追加

基準電圧生成回路１１で生成するアナログ信号をＡＤコンバータ２に入力し、この入力に応じたＡＤコンバータ２から出力されるディジタルデータと、比較対象データ４とを演算器５で比較し、その結果に基づいて、比較値が一致するか否かでＡＤコンバータ２の異常を判別することにある。 - 特許庁

An initializing part 340 for setting a comparison output of a voltage comparing part 252 in a compulsion initial value Comp_sw in an inactive state ahead of comparison processing for AD conversion is provided.例文帳に追加

ＡＤ変換用の比較処理に先立って、電圧比較部２５２の比較出力をインアクティブ状態の強制初期値Comp_sw に設定する初期設定部３４０を設ける。 - 特許庁

In addition, the AD converter measuring circuit has an accuracy correction circuit 401 consisting of a flip-flop 402 for shifting a signal of the comparison result and an AND gate 404 for receiving the comparison result and an output of the flip-flop 402.例文帳に追加

さらに、比較結果の信号をシフトするフリップフロップ４０２と、比較結果およびフリップフロップ４０２の出力を入力とするＡＮＤゲート４０４で構成した精度補正回路４０１を有する。 - 特許庁

To shorten a time when a comparison output returns to a stationary initial value for the next comparison processing in a CMOS (Complementary Mental-oxide Semiconductor) image sensor adopting a single slope integrated AD conversion system.例文帳に追加

シングルスロープ積分型のＡＤ変換方式を採用したＣＭＯＳイメージセンサにおいて、比較出力が次の比較処理用の定常初期値に戻る時間を、短くできるようにする。 - 特許庁

The second AD conversion circuit 28 samples an analog signal received to its own stage and receives the prescribed reference voltage during the comparison operation period.例文帳に追加

第２ＡＤ変換回路２８は、自己のステージに入力されるアナログ信号をサンプルし、比較動作期間中に所定のリファレンス電圧が入力される。 - 特許庁

The comparison parts 4 include a comparator, respectively, and different bias currents are respectively set to the plurality of comparators as offsets for differentiating the timing of AD conversion by the comparators.例文帳に追加

比較部４は、比較器をそれぞれ含み、その比較器がＡＤ変換する際のタイミングを異ならせるためのオフセットとして、複数の比較器に異なるバイアス電流をそれぞれ設定するようにした。 - 特許庁

To transmit a reference signal to all comparators exactly and at high speed when the reference signal is compared with a signal for processing and AD conversion is performed by counting time required for comparison processing by a counter.例文帳に追加

参照信号と処理対象信号とを比較し、比較処理に要した時間をカウンタでカウントすることでＡＤ変換を行なう場合において、参照信号を全比較器に正確かつ高速に伝達できるようにする。 - 特許庁

Then, the AD conversion section 21 is made to convert the N bits of the touch panel output voltage into touch coordinate data by N time serial comparison using only N pieces of valid weight voltage values.例文帳に追加

そして、ＡＤ変換部２１に、Ｎ個の有効なウェイト電圧値のみを用いた、Ｎ回の逐次比較による、タッチパネル出力電圧のＮビットのタッチ座標データへの変換を行わせる。 - 特許庁

To perform gain adjustment for correcting the output amplitude characteristics of each unit pixel at AD conversion of a reference signal comparison type, while easing the problem of increase in the circuit scale.例文帳に追加

回路規模増大の問題を緩和しつつ、参照信号比較型のＡＤ変換時に各単位画素の出力振幅特性補正用のゲイン調整を行なう。 - 特許庁

To shorten conversion cycles of a sequential comparison type AD conversion device with n-bit resolution by using high-order (m) bits of a last conversion result for 3rd continuous conversion and later.例文帳に追加

ｎビット分解能を有する逐次比較型ＡＤ変換装置において、３回目以降の連続変換の際に、前回の変換結果の上位ｍビットを利用して、変換サイクルを短縮する。 - 特許庁

To perform gain adjustment for correcting the output amplitude characteristics of each unit pixel, at AD conversion of a reference signal comparison type, while easing the problem of increase in the circuit scale.例文帳に追加

回路規模増大の問題を緩和しつつ、参照信号比較型のＡＤ変換時に各単位画素の出力振幅特性補正用のゲイン調整を行なう。 - 特許庁

To correct errors resulting from switching noise generated in a comparison circuit and improve conversion accuracy without inviting an increase in area, reduction in conversion rate or increase in consumption current in a successive approximation analog-digital (AD) converter circuit.例文帳に追加

逐次比較型ＡＤ変換回路において、面積増加や変換速度低下もしくは消費電流増加を招くことなく、比較回路で生じる切り換わりノイズに起因したエラーを補正し変換精度を向上させる。 - 特許庁

A control circuit 4 for controlling a boosted operation compensates the resistance ratio of an AD converter 41 for converting a reference voltage VR1 into the digital data AA, a comparison circuit 42 for comparing data 44 and standard data SD, and a resistance division circuit 45 of a compensation circuit 43 which generates a comparison voltage VR2 in response to a control signal BB outputted from the comparison circuit 42.例文帳に追加

昇圧動作を制御する制御回路４は、基準電圧ＶＲ１をデジタルデータＡＡに変換するＡＤコンバータ４１と、データＡＡと基準データＳＤとを比較する比較回路４２と、比較回路４２から出力される制御信号ＢＢに応じて比較電圧ＶＲ２を発生する補正回路４３の抵抗分割回路４５の抵抗比を補正する。 - 特許庁

An analog input terminal has: an AD converter 104 connected to an analog output terminal of a DA converter 101 that is an inspection object; and a digital signal comparator 108 for comparing a digital input of the DA converter 101 that is the inspection object, with a digital output of the AD converter 104, and for outputting a determination signal based on a comparison result.例文帳に追加

アナログ入力端子が、検査対象であるＤＡコンバータ101のアナログ出力端子に接続されるＡＤコンバータ104と、検査対象であるＤＡコンバータ104のデジタル入力と、ＡＤコンバータ104のデジタル出力とを比較し、比較結果に基づく判定信号を出力するデジタル信号比較器108とを有する。 - 特許庁

A photodetector 1 comprises: a photodiode PD; an integration circuit 10; a comparison circuit 20; a charge injection circuit 30; a counting circuit 40; a first holding circuit 51; a second holding circuit 52; an amplifier circuit 60; an AD converter circuit 70; and a selection circuit 80.例文帳に追加

光検出装置１は、フォトダイオードＰＤ，積分回路１０，比較回路２０，電荷注入回路３０，計数回路４０，第１保持回路５１，第２保持回路５２，増幅回路６０，ＡＤ変換回路７０および選択回路８０を備える。 - 特許庁

The successive approximation type AD converter includes a conversion comparator for comparing an input analog signal 100 with an analog conversion result of digital data 200; and a successive approximation unit 30 for changing a value of the digital data 200 in accordance with a result of the comparison in the conversion comparator.例文帳に追加

本発明による逐次比較型ＡＤコンバータは、入力アナログ信号１００とデジタルデータ２００のアナログ変換結果とを比較する変換比較部と、変換比較部における比較結果に応じてデジタルデータ２００の値を変更する逐次比較部３０とを具備する。 - 特許庁

Each AD conversion part includes a comparator 13; and a counter part containing a counter circuit composed of a first DFF12 for n bits that receives comparison results of the comparator 13, and a transfer circuit composed of a second DFF8 for n bits that holds/outputs a count value of the counter circuit.例文帳に追加

各ＡＤ変換部は、比較器１３と、比較器１３の比較結果を受けるｎビット分の第１のＤＦＦ１２で構成されたカウンタ回路と、カウンタ回路のカウント値を保持・出力するｎビット分の第２のＤＦＦ８で構成された転送回路とを有するカウンタ部とを有する。 - 特許庁

In the second processing, the counter part is operated in a period between a point at which the reference signal reaches a level equivalent to the lower limit or the upper limit of the 1 LSB portion at the N-M bit accuracy to which AD conversion data of a processing object signal belongs and a point at which the comparison result is inverted.例文帳に追加

２回目には参照信号が処理対象信号のＡＤ変換データが属するＮ−Ｍビット精度での１ＬＳＢ分の下限もしくは上限に相当するレベルに達する時点と比較結果が反転する時点の間の期間にカウンタ部を動作させる。 - 特許庁

When the number of steps of the step waveform for deciding the high order digital value is set as K, and the number of comparison frequencies for the low order values as L, a digital value with (K×2^L) gradations can be obtained by voltage comparisons for (K+L) times so that the AD converter with a high resolution at low noise can be obtained.例文帳に追加

上位のディジタル値を決定する際の階段波形をK段、下位の比較回数をL回とすると、(K×2^L)諧調のディジタル値を(K+L)回の電圧比較で得ることができ、低雑音で高分解能のＡＤ変換器が実現できる。 - 特許庁

A voltage difference between a first common point P_1 and a second common point P_2 is fed back to the differential amplifier section 21 by the first feedback section 25A and the second feedback section 25B, and then is converted into a six-bit digital value by the sequential comparison type AD converter circuit and then is output again.例文帳に追加

第１共通点Ｐ_１と第２共通点Ｐ_２との間の電位差は、第１帰還部２５Ａおよび第２帰還部２５Ｂにより差動増幅部２１に帰還されて、再び、逐次比較型ＡＤ変換回路により、６ビットのデジタル値に変換されて出力される。 - 特許庁

Used is a serial conversion type AD conversion section 21 equipped with a function for converting an input voltage into 10 bit data by ten time serial comparison of the combination of 10 pieces of weight voltages set in each position of 10 bits with an input voltage.例文帳に追加

１０ビットの各位に設定された１０個のウェイト電圧の組み合わせと、入力電圧との１０回の逐次比較により、入力電圧を１０ビットのデータに変換する機能を備えた逐次変換型のＡＤ変換部２１を用いる。 - 特許庁

A block of them is added to the sequential comparison type AD conversion device to automatically decide the matching high-order (m) bits of the last conversion result and use the high-order (m) bits of the last conversion result, thereby shortening conversion cycles.例文帳に追加

これらのブロックを、逐次比較型ＡＤ変換装置に追加することにより、前ｉ回の変換結果の一致上位ｍビットを自動的に判別し、前ｉ回の変換結果の上位ｍビットを利用することで変換サイクルを短縮する。 - 特許庁

The signal processor 3 includes a first integration circuit 10, a comparison circuit 20, an electric charge injection circuit 30, a capacitance value control section 40, a holding circuit 50, a counting circuit 60, an amplifying circuit 70, an AD conversion circuit 80, a reference value generating circuit 90, a voltage source 100, a second integration circuit 110, and a timing command signal generating circuit 120.例文帳に追加

信号処理装置３は、第１積分回路１０，比較回路２０，電荷注入回路３０，容量値制御部４０，保持回路５０，計数回路６０，増幅回路７０，ＡＤ変換回路８０，基準値生成回路９０，電圧源１００，第２積分回路１１０およびタイミング指示信号生成回路１２０を含む。 - 特許庁

A voltage value output as a differential signal from a first and a second output terminal of the differential amplifier section 21 is converted into a six-bit digital value by a sequential comparison type AD converter circuit (which consists of the first variable capacity section 22A, the second variable capacity section 22B, and the comparator section 23 and connection control section 24) and then is output.例文帳に追加

差動増幅部２１の第１出力端子および第２出力端子から差動信号として出力された電圧値は、逐次比較型ＡＤ変換回路（第１可変容量部２２Ａ，第２可変容量部２２Ｂ，比較部２３および接続制御部２４からなる。）により、６ビットのデジタル値に変換されて出力される。 - 特許庁