「conductive pattern」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

A control unit 18 controls a Y direction position for the conductive pattern 110 of the sensor 14 on the basis of a difference between the voltage signals detected by the two tracking electrodes 30a and 30b.例文帳に追加

制御部１８は、二つのトラッキング電極３０ａ，３０ｂで検知された電圧信号の差分に基づいて、センサ１４の導電パターン１１０に対するＹ方向位置を制御する。 - 特許庁

A lower conductive layer pattern of two-layered film composed of an upper first doped polysilicon film 22a, and a lower tungsten silcide film 22b is provided to a semiconductor substrate 20.例文帳に追加

上部に第１のドープしたポリシリコン膜２２ａと第１のタングステンシリサイド膜２２ｂとの積層膜からなる下部導電層パターンを形成した半導体基板２０を提供する。 - 特許庁

One surface of a dielectric substrate 11 is provided with a ground electrode 12 on the entire surface, and the other surface is provided with pattern electrodes 13A, 15 and 13B made of a plate-like conductive film.例文帳に追加

誘電体基板１１の一方面には全面に接地電極１２を備えるとともに、他方面には平板状導体膜からなるパターン電極１３Ａ，１５，１３Ｂを備える。 - 特許庁

The conductive pattern 20 is formed, for example, by selectively removing a metallic foil formed entirely on the surface of the porous material by a method such as etching.例文帳に追加

導電パターン２０は、例えば、複合多孔体の表面全体に形成された金属箔をエッチング等の方法により選択的に除去することにより形成されたものである。 - 特許庁

To provide a manufacturing method of a circuit board for eliminating positional displacement between a hole for conduction among conductive wiring layers and a surface wiring, and for enabling a wiring pattern to be made fine.例文帳に追加

各導電配線層間の導通を行う孔と表面配線部との間の位置ずれをなくし、配線パターンの微細化が可能となる回路基板の製造方法を提供する。 - 特許庁

When immersion of the transparent substrate 1 is performed in a plating bath; plating metal is deposited using a catalyst particle as a nucleus, and a conductive pattern 5 is formed of an electroless plating layer 4.例文帳に追加

透明基材１をめっき浴中に浸漬すると、触媒粒子を核としてめっき金属が析出し、無電解めっき層４よりなる導電性パターン５が形成される。 - 特許庁

A reflecting pixel electrode 11 (third metal film) and a second transparent conductive film 12 as a layer above it are patterned with the same mask pattern and subjected to a batch wet etching process using the same etchant.例文帳に追加

反射画素電極１１（第３の金属膜）とその上層の第２の透明導電性膜１２を同じマスクパターンでパターニングし、同じエッチング液を用いて一括ウェットエッチング処理した。 - 特許庁

The initial circuit pattern contains a first and second circuit patterns isolated from each other, and a conductive layer formed in the thin part for temporarily and, electrically connecting between these circuit patterns.例文帳に追加

初期回路パターンは、互いから孤立する第１および第２回路パターンと、これらの回路パターン間を一時的に電気接続するために薄肉部上に形成される導体層とを含む。 - 特許庁

In the semiconductor device, wire bonding is applied between the semiconductor element and the predetermined position of the conductive metal layer pattern and these are sealed with a sealing material.例文帳に追加

半導体素子と導電性金属層パターンの所定位置の間にワイヤボンディングが施されており、これらが封止材により封止されている請求項１記載の半導体装置。 - 特許庁

The conductive pattern 4 is formed on a substrate 1 having a porous receiving layer 2 containing pseudo boehmite, and a porous surface layer 3 containing inorganic particles sequentially stacked thereon.例文帳に追加

導電パターン４は、擬ベーマイトを含有する多孔質受容層２及び無機粒子を含有する多孔質表面層３が順次積層されている基板１上に形成されている。 - 特許庁

To provide a semiconductor device allowing resistance between a conductive pattern and a penetration electrode to be reduced, and allowing the penetration electrode and a bump being a back electrode to be integrally formed.例文帳に追加

導電パターンと貫通電極の間の抵抗を低くし、かつ貫通電極と裏面電極であるバンプを一体に形成することができる半導体装置を提供する。 - 特許庁

To provide a method for forming an electric conductive film or the pattern thereof having excellent adhesion on the surface of a polyimide resin under excellent working environment and without using adhesives.例文帳に追加

作業環境に優れ、接着剤を使用することなく、ポリイミド樹脂表面に優れた密着力を有する導電性皮膜又はそのパターンを形成できる方法を提供する。 - 特許庁

A ceramic nitride (e.g. aluminum nitride) is employed as the material of the ceramic substrate 1 and conductive ceramic particles (carbide of tungsten or molybdenum) is employed as the material of the heater pattern 2.例文帳に追加

セラミック基板１の材質としては、窒化物セラミック（例えば、窒化アルミニウム）、発熱体パターン２の材質としては、導電性セラミック粒子（タングステン又はモリブデンの炭化物）を採用する。 - 特許庁

A photoresist layer 4 is formed only at a part of the wiring pattern 2 subjected to electrodeposition painting, and then a reforming layer 6 is formed in the exposed region of the conductive film 3.例文帳に追加

そこで、配線パタ−ン２に対する電着塗装を行う部分のみフォトレジスト層４を形成した後、導電性膜３の露出領域に対して変性層６を形成する。 - 特許庁

To provide a signal transmitter which can suppress the generation of an unnecessary magnetic field depending upon the frequency characteristics of a circuit substrate by devising the shape of a conductive pattern formed on a front surface.例文帳に追加

表面に形成する導電パターンの形状を工夫することで、回路基板の周波数特性に依存した不要磁界の発生を抑制出来る信号伝送装置を提供する。 - 特許庁

An exposed part (aperture) 19a where a portion of an insulating film 19 is removed in order to expose the juncture 18a of the grounding conductive pattern 18 is formed in an insulating film 19.例文帳に追加

そして、絶縁膜１９には、この接地導電パターン１８の接続部１８ａを露出させるために、絶縁膜１９の一部を取り除いた露出部（開口）１９ａが形成される。 - 特許庁

To provide a method of forming a conductor pattern useful for improving an occupied rate in using a conductive substrate, and an electronic component further reduced in size and thickness.例文帳に追加

導電性基板を用いた場合において占積率を向上させるのに有用な導体パターンの形成方法、並びにさらなる小型化および薄型化を図った電子部品を提供する。 - 特許庁

To provide a multilayer coil formed by laminating a plurality of coil sheets each having a coil pattern of conductive paste printed on a nonconductive substrate in which the number of turns of coil can be adjusted arbitrarily.例文帳に追加

非導電性基板の上に導電性ペーストのコイルパターンを印刷したコイルシートを複数枚積層した積層コイルにおいて、コイルの巻数を任意に調整できるコイルを実現する。 - 特許庁

To provide an imaging lens provided with a position detection device in which the position of a brush can be adjusted in both directions, i.e. a direction parallel with a conductive pattern switching direction and a direction vertical to the switching direction.例文帳に追加

導電パターンの切り替え方向に対して平行な方向と、直角な方向の両方向に、ブラシの位置調整が可能な位置検出装置を備えた撮像レンズを提供する。 - 特許庁

To provide a manufacturing method of a printed circuit board which can reduce lead time and cut manufacturing cost by forming a circuit pattern of conductive paste using a mask.例文帳に追加

マスクを利用して導電性ペーストで回路パターンを形成することにより、リードタイムを短縮し、製造コストを低減することができる印刷回路基板の製造方法を提供する。 - 特許庁

Then, a step is included in which, after a conductive thin film for the lower electrode is formed continuously on the sidewall and bottom of the second contact hole, the second insulating film pattern is removed.例文帳に追加

そして、前記第２コンタクトホールの側壁及び底面に前記下部電極用導電性薄膜を連続的に形成した後、前記第２絶縁膜パターンを除去する段階を含む。 - 特許庁

Further, the positive side terminal of a bypass capacitor 24 is connected to the interlayer connection conductor 20V via an electrically conductive copper foil pattern 24V partly formed in a signal layer 14.例文帳に追加

また、バイパスコンデンサ２４の正側端子は、信号層１４に部分的に形成された導電性の正側銅箔パターン２４Ｖを介して、層間接続導体２０Ｖに接続されている。 - 特許庁

In this printed wiring board of a three-layer board where conductive layers 10 and 20 and pattern wiring are laminated through dielectric layers, the conductor layers 10 and 20 have each a mesh shape.例文帳に追加

導体層１０，２０と、パターン配線とを、誘電体層を介して積層する３層基板のプリント配線板において、導体層１０，２０が網目形状を有するようにする。 - 特許庁

The method of manufacturing the dielectric sheet includes: forming an embossed pattern formed of a thermoplastic material on a carrier film; forming a dielectric sheet by casting dielectric slurry onto the carrier film to cover the embossed pattern; removing the carrier film and the embossed pattern to leave an intaglio pattern having the shape corresponding to the embossed pattern on the dielectric sheet; and filling the intaglio pattern of the dielectric sheet with a conductive material.例文帳に追加

本発明の一側面にかかる誘電体シートの製造方法は、キャリアフィルム上に熱可塑性物質からなる陽刻パターンを形成する段階と、上記キャリアフィルム上に上記陽刻パターンを覆うように誘電体スラリーをキャスティングして誘電体シートを形成する段階と、上記陽刻パターンに対応する形状を有する陰刻パターンが上記誘電体シートに残るように上記キャリアフィルムと上記陽刻パターンを除去する段階と、上記誘電体シートの上記陰刻パターンに導電性物質を充填する段階を含む。 - 特許庁

The method of manufacturing a ceramic substrate includes the steps of: forming a coating layer consisting of a coating material on a surface of a baked ceramic substrate; forming a conductor pattern consisting of conductive paste on the coating layer; and thermally decomposing the coating layer at a baking temperature of the conductive paste and combining the conductor pattern with the surface of the baked ceramic substrate.例文帳に追加

焼成済みセラミック基板の表面にコーティング材料からなるコーティング層を形成する工程と、前記コーティング層上に導電ペーストからなる導体パターンを形成する工程と、前記導電ペーストの焼成温度で前記コーティング層を熱分解するとともに前記導体パターンを前記焼成済みセラミック基板の表面に結合させる工程と、からなるセラミック基板の製造方法。 - 特許庁

The wiring circuit board includes an insulating base 2, a wiring circuit pattern 3 formed at least on one surface of the insulating base 2, an electronic component mounting land portion 31 which is formed at a part of the wiring circuit pattern 3 and where an electronic component 7 is mounted, and the conductive intermediate layer 5 formed of a burnt body of a conductive ink film on the electronic component mounting land portion 31.例文帳に追加

絶縁基材２と、絶縁基材２の少なくとも一方の面に形成された配線回路パターン３と、配線回路パターン３の一部に形成された、電子部品７を実装するための電子部品実装ランド部３１と、電子部品実装ランド部３１上に、導電性インク膜の焼成体から構成される導電性中間層５とを備える。 - 特許庁

A first cell pattern arranged on a first conductive semiconductor substrate, and a second cell pattern with a second conductive deep well, are prepared.例文帳に追加

第１導電型の半導体基板上に配置される第１のセルパターン、及び第２導電型のディープウェルを有する第２のセルパターンを準備し、前記第１のセルパターンを第１の回路配置領域に配置し、前記第２のセルパターンを前記第１の回路配置領域とは異なる基板電位が与えられる第２の回路配置領域に配置することを特徴とする半導体集積回路のレイアウト設計方法である。 - 特許庁

The antenna circuit 100 has a structure as an antenna coil L formed by winding a rectangular conductive pattern on a flexible board FB, for example, a resonance capacitor C1 is provided being connected in parallel with the antenna coil L, and an IC chip 20 is connected via intermediate taps TP1 and TP2 provided at predetermined positions in the rectangular conductive pattern forming the antenna coil L.例文帳に追加

アンテナ回路１００は、例えばフレキシブル基板ＦＢ上に矩形状の導電パターンを巻回してアンテナコイルＬを形成すると共に、そのアンテナコイルＬに並列接続される共振用コンデンサＣ１を設け、アンテナコイルＬを形成する矩形状の導電パターン中の所定箇所に設けた中間タップＴＰ１，ＴＰ２を介してＩＣチップ２０を接続する構造を有する。 - 特許庁

The integrated circuit 1 comprises: a flexible printed-circuit board 2 having a wiring pattern 4; an insulating protective film 7 provided to coat a part on the wiring pattern 4; a conductive adhesive film 8 coated by the part on at least the insulating protective film 7 and connected to the reference potential; and an integrated circuit element 1 arranged in contacting on the conductive adhesive film 8.例文帳に追加

集積回路１は、配線パターン４を有するフレキシブルプリント配線板２と、配線パターン４上の一部に覆設された絶縁性保護膜７と、少なくとも絶縁性保護膜７上の一部に覆設され、かつ基準電位に接続される導電性接着膜８と、導電性接着膜８上に接して配置された集積回路素子１とを備えることを特徴とする。 - 特許庁

A semiconductor integrated circuit device includes: a semiconductor substrate having a first surface having a circuit block disposed thereon and a second surface opposite to the first surface; a mounting substrate having the semiconductor substrate mounted thereon; a conductive pattern disposed in an area overlapping a part to be protected of the circuit block, of the mounting substrate; and a detection circuit for detecting that the conductive pattern has been modified.例文帳に追加

回路ブロックが配置された第１面と、第１面の反対側の第２面とを有する半導体基板と、半導体基板を搭載する実装基板と、実装基板のうち、回路ブロックの保護対象の部分と重なる領域に配置された導電パターンと、導電パターンに改変が加えられたことを検出する検出回路とを有する半導体集積回路装置が提供される。 - 特許庁

To provide a relay connector that has a simple configuration with small number of components and that is easily manufactured at low cost by forming a three dimensional conductive pattern on a surface of a main body integrally molded with an insulating material, thereby: easily operating insertion work into a mounted mating connector; preventing interelectrode short-circuit from occurring; and forming a desired conductive pattern.例文帳に追加

絶縁性材料によって一体成形された本体部の面上に、三次元の導電パターンを形成することによって、実装された相手方コネクタに嵌（かん）合させる作業を容易に行うことができ、極間ショートが発生することがなく、所望の導電パターンを容易に形成することができ、構成が簡素で、部品点数が少なく、製造が容易で、コストが低くなるようにする。 - 特許庁

The semiconductor device 100 comprises: the flexible substrate 1; a conductor pattern 2 which is a first heat conductive layer which is formed on a first principal surface of the flexible substrate and electrically connected to the semiconductor chip 5; and a conductor pattern 3 which is a second conductive layer which is formed on a second principal surface of the flexible substrate and electrically insulated from the semiconductor chip 5.例文帳に追加

半導体装置１００は、フレキシブル基板１と、フレキシブル基板１の第１の主面上に形成され、半導体チップ５と電気的に接続された第１の熱伝導層である導体パターン２と、フレキシブル基板１の第２の主面上に形成され、半導体チップ５とは電気的に絶縁された第２の熱伝導層である導体パターン３とを有する。 - 特許庁

This n-channel MOS transistor includes the gate electrode pattern made of a conductive metal nitride formed on a p-type silicon active region through a gate insulating film, n-type source and drain regions formed on one side of the gate electrode pattern and on the other side respectively in the p-type silicon active region, and the conductive metal oxide contains Si and V group elements.例文帳に追加

ｎチャネルＭＯＳトランジスタは、ｐ型シリコン活性領域上にゲート絶縁膜を介して形成された導電性金属窒化物よりなるゲート電極パターンと、前記ｐ型シリコン活性領域中、前記ゲート電極パターンの一方および他方の側にそれぞれ形成されたｎ型のソースおよびドレイン領域と、を含み、前記導電性金属窒化物は、ＳｉおよびＶ族元素を含む。 - 特許庁

The power module is provided with a substrate 120, including a conductive pattern 124 provided on the insulating surface, a semiconductor element 110 arranged on the substrate 120, a plate conductor 130 provided on the conductive pattern 124 via an insulating layer 131, and a wire 140a for electrically connecting the plate conductor 130 and the semiconductor element 110.例文帳に追加

本発明のパワーモジュールは、絶縁性表面上に設けられた導電性パターン１２４を含む基板１２０と、基板１２０上に配置された半導体素子１１０と、導電性パターン１２４上に絶縁層１３１を介して設けられた板状導電体１３０と、板状導電体１３０と半導体素子１１０とを電気的に接続するワイヤ１４０ａとを備えている。 - 特許庁

This hybrid integrated circuit device 10 is structured to include: a circuit board 12 where a hybrid integrated circuit comprising a conductive pattern 26 and a first power element 18 is incorporated in its upper surface; a sealing resin 30 sealing the hybrid integrated circuit by covering the circuit board 12; and leads 14 fixed to pads consisting of the conductive pattern 26 and extending to the outside.例文帳に追加

本発明の混成集積回路装置１０は、導電パターン２６および第１パワー素子１８から成る混成集積回路が上面に組み込まれた回路基板１２と、回路基板１２を被覆して混成集積回路を封止する封止樹脂３０と、導電パターン２６から成るパッドに固着されて外部に延在するリード１４とを有する構成となっている。 - 特許庁

The power semiconductor module according to the present invention comprises: a radiating plate 1; a circuit substrate 2 mounted on the radiating plate 1; a conductive pattern 10 provided on the circuit substrate 2; a low dielectric constant film 11 covering the conductive pattern 10; a case 7 provided on the radiating plate 1 covering the circuit substrate 2; and a flexible insulator 9 filled in the case 7.例文帳に追加

本発明に係るパワー半導体モジュールは、放熱板１と、放熱板１上に取り付けられた回路基板２と、回路基板２上に設けられた導電パターン１０と、導電パターン１０を覆う低誘電率膜１１と、回路基板２を囲うように放熱板１上に設けられたケース７と、ケース７内に充填された柔軟絶縁物９とを有する。 - 特許庁

In the method of forming the conductor circuit pattern, a substrate is coated with a photosensitive conductive paste, the paste is dried, the pattern of the paste obtained after its exposure and its development is heated and treated, a binder in 10 to 90 wt.% of an organic portion contained in the paste is removed, and the conductor circuit pattern is formed.例文帳に追加

本発明にかかる導体回路パターンの形成方法は、基材上に、感光性導電ペーストを塗布・乾燥し、次いで、露光・現像した後、得られた感光性導電ペーストのパターンを加熱処理してペースト中に含まれる１０〜９０ｗｔ％の有機分を脱バインダーすることにより、導電回路パターンを形成することを特徴とする。 - 特許庁

The inspecting pattern corresponding to an individual wiring board with defects in an inner layer circuit has a configuration wherein a resistance value between the conductive pattern and the conductor is varied to indicate the presence of defects in the corresponding individual wiring board by the resistance value of the pattern.例文帳に追加

検査パターンは、各層の導電パターンおよび各層の導電パターンを電気的に接続する導電体からなり、内層回路に不良を有する個別配線板に対応した検査パターンは、その導電パターンと導電体の間の抵抗値を変化させ、パターンの抵抗値により対応する個別配線板の不良の有無を示す構成を有している。 - 特許庁

The method of forming the two-dimensional mask pattern on the substrate (1) comprises (a) printing a non-electrically conductive material (2) on the substrate in a coarse version of the required mask patterns (3A to 3D) and (b) selectively ablating a portion (3B) of the material using a laser to refine the coarse pattern to form the desired mask pattern.例文帳に追加

基板（１）上に二次元マスクパターンを形成する方法は、（ａ）非導電性材料（２）を所要のマスクパターン（３Ａ〜３Ｄ）の粗いバージョンで基板上に印刷することと、（ｂ）所望のマスクパターンを形成するために、粗いパターンの精度を高めるために、レーザを用いて、材料の一部（３Ｂ）を選択的に融解除去することと、を備える。 - 特許庁

The photomask (gray tone mask) includes a mask pattern on a transparent substrate 24, the pattern for forming a desired transfer pattern onto a transfer object, and includes conductive patterns 11a and 11b, 11c and 11d, 12a and 12b, 12c, and 12d drawn from each of a plurality of electrically isolated mask patterns 10a, 10b, 10c.例文帳に追加

被転写体上に所望の転写パターンを形成するためのマスクパターンを透明基板２４上に有するフォトマスク（例えばグレートーンマスク）であって、電気的に孤立する複数のマスクパターン１０ａ，１０ｂ，１０ｃからそれぞれ引き出された導電性パターン１１ａと１１ｂ，１１ｃと１１ｄ，１２ａと１２ｂ，１２ｃと１２ｄを有する。 - 特許庁

Concerning the antenna configured by forming a conductive pattern on the surface of a substrate composed of at least one of a dielectric and a magnetic substance, the band is widened by imparting a plurality of resonance frequencies to the antenna by providing a plurality of conductive paths near the feeding part of this antenna.例文帳に追加

誘電体または磁性体のうち少なくとも一からなる基体表面に導電性パターンを形成してなるアンテナであって、該アンテナの給電部近傍に複数の導電路を設けて複数の共振周波数をもたせることにより広帯域化したことを特徴とする。 - 特許庁

A resin layer 4 is provided on the surface of a ceramic board 1, a groove 5 having a prescribed pattern is provided to the resin layer 4, then the groove 5 is filled with conductive paste 6, the conductive paste 6 is cured, and the resin layer 4 is removed.例文帳に追加

そしてこの目的を達成するために本発明は、セラミック基板１の表面に樹脂層４を設け、次にこの樹脂層４に所定パターンの溝５を形成し、その後この溝５内に導電性ペースト６を充填し、次に導電性ペースト６の硬化と樹脂層４の除去を行うこととした。 - 特許庁

Only when the blind via hole 4 is formed with the misregistration, exceeding an allowable limit (shown in Fig. 1 (b)), a conductive circuit pattern 1 for electrically connecting wiring inspecting patterns 2 and 3 into a conductive state therebetween, thereby attaining the purpose.例文帳に追加

ブラインドビアホール４が許容限界を超える位置ずれをもって形成された場合（図１の（ｂ）に示した場合）にのみ、布線検査用パターン２と布線検査用パターン３との間を電気的に接続して導通状態とする導電性回路パターン１を構成することによって、上記課題を解決する。 - 特許庁

Using conductive resin (polymer material such as pyrrole exhibiting a metal conductivity or insulating resin such as acryl having conductive fine particles incorporated therein) as the material of the core member, an arbitrary shape of a three-dimensional pattern can be formed only by a core member forming step (photo-fabrication step).例文帳に追加

また、芯材に導電性の樹脂（ピロール等の金属導電性を示す高分子材料、或いは、アクリル等の絶縁性の樹脂に導電性微粒子を練り込んだもの）を用いることで、芯材の形成工程（光造形工程）のみで任意の形状の３次元パターンを形成する。 - 特許庁

The mating mark for the semiconductor device comprises a recess 38 provided on an insulating layer 80, a conductive layer 32 embedded into the recess 38, and an oxidation barrier layer 42 provided on the conductive layer 32 while the area occupancy of the recess 38 in a plane pattern is not less than 5%.例文帳に追加

本発明の半導体装置の合わせマークは、絶縁層８０に設けられた凹部３８と、凹部３８に埋め込まれた導電層３２と、導電層３２上に設けられた酸化バリア層４２と、を含み、平面パターンにおける凹部３８の面積占有率が５％以上である。 - 特許庁