「connected reference」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

When abnormality of the inverter 11 is detected and the select switch 66 is connected with the regulator 67, the regulator 67 compares the battery voltage between voltage dividing resistors 69a and 69b connected with a 42V power supply line with a preset reference voltage and controls the field current such that the battery voltage matches the reference voltage.例文帳に追加

一方、インバータ装置１１の異常を検知して選択スイッチ６６がレギュレータ６７に接続されると、レギュレータ６７では、４２Ｖ用電源ラインに接続されている分圧用抵抗６９ａ，６９ｂ間のバッテリ電圧と、予め設定した基準電圧とを比較し、バッテリ電圧が基準電圧となるように界磁電流を制御する。 - 特許庁

A distance from a virtual reference plane that passes through the center line of the signal line 2 and vertical to the top surface of the board 1 to the center line of the ground vias 4 connected to one of the ground planes 3, and another distance from the above virtual reference plane to the center line of the ground vias 4 connected to the other ground plane 3, are set different from each other.例文帳に追加

ただし、信号線２の中心線を通り、誘電体基板１の上面に垂直な仮想基準平面から、一方のグランドプレーン３に接続するグランドビア４の中心線までの距離と、前記仮想基準平面から、他方のグランドプレーン３に接続するグランドビア４の中心線までの距離とが異なるものとなっている。 - 特許庁

When the switch is turned into ON state, since the electrodes of an X axis plane 1 and a Y axis plane 2 are connected to each other for every reference position and both planes 1 and 2 are short-circuited as in the case that they are depressed by a pen or the like, voltage at the reference position is detected.例文帳に追加

スイッチをＯＮ状態にすると各基準位置毎にＸ軸平面１とＹ軸平面２の電極が接続され、両平面１、２がペン等で押した場合と同様に短絡されるので、その基準位置の電圧を検出することができる。 - 特許庁

A control circuit 20 includes a measuring circuit 22 which measures a change amount of electric charge of a capacitor C31 connected to a light-emitting diode 31 in a light-emitting unit 30 and a reference value generation circuit 24 which generates a reference voltage Vr according to the change amount of the electric charge.例文帳に追加

制御回路２０は、発光部３０内の発光ダイオード３１に接続されたキャパシタＣ３１の電荷の変化量を測定する測定回路２２と、その電荷の変化量に応じて基準電圧Ｖｒを生成する基準値生成回路２４とを備える。 - 特許庁

By amplification outputting a potential difference between the sense lines 50-5n connected to each divided cell current and reference voltages 60-6n supplied by a reference circuit 110, sensing operation can be operated in parallel at a plurality of operation points.例文帳に追加

各分割セル電流に接続されるセンス線５０〜５ｎの電位と、リファレンス回路１１０から供給されるリファレンス電圧６０〜６ｎとの電位差をセンスアンプ４０〜４ｎで増幅出力することにより、複数の動作点で並列にセンス動作を行うことができる。 - 特許庁

When the input circuit 1 for a sensor is connected to the open collector type sensor S1, a specific point A becomes H level higher than a reference electric potential in a state of the sensor S1 being OFF, and the specific point becomes L level lower than the reference electric potential in a state of the sensor S1 being ON.例文帳に追加

センサ用入力回路１がオープンコレクタ式センサＳ１に接続された場合、センサＳ１がＯＦＦした状態で特定点Ａは基準電位よりも高いＨレベルになり、センサＳ１がＯＮした状態で特定点は基準電位よりも低いＬレベルになる。 - 特許庁

A UE (User Equipment) 20 compares a reception SIR (Signal to Interference power Ratio) of an outgoing reference signal from a handover source node-B 30 connected currently to a radio channel with a reception SIR of an outgoing reference signal from a handover destination node-B 31 that is about to perform handover.例文帳に追加

ＵＥ２０は、現在無線回線を接続中のハンドオーバ元Ｎｏｄｅ−Ｂ３０からの下り基準信号の受信ＳＩＲと、ハンドオーバを行おうとしているハンドオーバ先Ｎｏｄｅ−Ｂ３１からの下り基準信号の受信ＳＩＲとを比較する。 - 特許庁

In the configuration in which the plurality of slaves are connected to the master in series ((A) reference), data of a slave 5 are transferred to a slave 4, and execution of data transfer/write from the slave 4 to the slave 5 and data transfer/write of a slave 3 to the slave 3 in parallel is repeated ((C) reference).例文帳に追加

マスタに複数のスレーブが直列に接続された構成((A)参照)において、スレーブ5のデータをスレーブ4迄転送し、スレーブ4からスレーブ5へのデータ転送・書込とスレーブ3のデータのスレーブ3への転送・書込を並列に行うことを繰り返す((C)参照)。 - 特許庁

The well electrode 46 functions as an electrode to input a back gate bias to the first transistor Q1, a reference potential Vb is connected to the source electrode 43, and an output potential Va higher than the reference potential Vb is input to the well electrode 46.例文帳に追加

このウェル電極４６は、第１のトランジスタＱ１に対してバックゲートバイアスを入力するための電極として機能し、ソース電極４３に基準電位Ｖｂが接続され、ウェル電極４６に基準電位Ｖｂよりも大きい出力電位Ｖａが入力される。 - 特許庁

When a beverage container is connected, electric resistance value of a beverage fed and carried from this beverage container is detected by a sensor and a reference value rx to be used for judging the running-out of the liquid is set based on the detected value R by a reference value setting means.例文帳に追加

飲料容器が接続されると、この飲料容器から給送される飲料の電気抵抗値がセンサにより検知され、基準値設定手段により、その検知値Ｒに基づいて液切れの判断に使用すべく基準値ｒx が設定される。 - 特許庁

The first circuit board 11 and the second circuit board 12 are disposed in this order in the direction nearly perpendicular to a reference face 5g so that they are nearly parallel with the reference face 5g, and are electrically connected to each other by the connection board 13.例文帳に追加

そして、前記第１の回路基板１１と前記第２の回路基板１２は前記基準面５ｇと略平行となるよう前記基準面５ｇと略垂直となる方向へ順次配置され、接続基板１３によって電気的に接続されている。 - 特許庁

To provide a technology that each terminal receives a radio wave including a reference frequency signal and absorbs a delay variation based on a clock signal generated in synchronization with the reference frequency signal, in a digital communication network of packet type in which numerous transmission/reception terminals are connected.例文帳に追加

多数の送受信端末が接続されたパケット型のディジタル通信網において、各端末が基準周波数信号を含んだ電波を受信し、これに同期して生成したクロック信号を基準として遅延揺らぎを吸収する技術を提供すること。 - 特許庁

A discharge circuit 14 keeps a potential difference between a power potential end and a reference potential end at a predetermined value by discharging overcurrent applied to the power potential end VDD and the reference potential end VSS to which the internal circuit 2 and an input terminal 11 are connected.例文帳に追加

放電回路１４は、内部回路２および入力端子１１が接続される電源電位端ＶＤＤ、基準電位端ＶＳＳに印加された過電流を放電することによって電源電位端と基準電位端との間の電位差を所定値に保つ。 - 特許庁

In this regard, when the start signal STA is "L", reference voltage VRF1 (for example, 1.7V) of only a constant current element 22 is output and when the start signal STA is "H", reference voltage VRF2 (for example, 3V) is output as constant current elements 22, 23 are connected in parallel.例文帳に追加

なお、起動信号ＳＴＡが“Ｌ”のときは、定電流素子２２のみの基準電圧ＶＲＦ１（例えば１．７Ｖ）となり、起動信号ＳＴＡが“Ｈ”のときは、定電流素子２２，２３が並列接続されて基準電圧ＶＲＦ２（例えば３Ｖ）となる。 - 特許庁

A pin 52a for receiving a reference voltage, a focal length information pin 52b and a ground pin 52c are disposed on a contact plate of a mount section for an imaging lens 51, and a resister element 56 that is set according to the focal length of the lens is connected to both the pin 52a for receiving the reference voltage and the ground pin 52c.例文帳に追加

撮影レンズ５１のマウント部の接点板に、基準電圧受ピン５２ａ，焦点距離情報ピン５２ｂ，グランドピン５２ｃを設け、基準電圧受ピン５２ａとグランドピン５２ｃ間にレンズの焦点距離に応じて設定した抵抗素子５６を接続する。 - 特許庁

A control voltage generation circuit includes: a reference voltage generation circuit 22 adapted to generate a reference voltage Vref; and a voltage conversion circuit 23 adapted to generate a control voltage Vcp to be supplied to the gate of a clamping transistor QN5 connected between a bit line BL and a sense amplifier 21 to adjust the voltage of the bit line BL based on the reference voltage Vref.例文帳に追加

基準電圧Ｖｒｅｆを発生する基準電圧発生回路２２と、ビット線ＢＬとセンスアンプ２１との間に接続されてビット線ＢＬの電圧を調整するクランプ用トランジスタＱＮ５のゲートに供給する制御電圧Ｖｃｐを、基準電圧Ｖｒｅｆに基づき生成する供給する電圧変換回路２３とを備える。 - 特許庁

A timer counter 8 for counting the time elapsed from preceding discrimination, a standard identification discrimination table 9 constituting standard discrimination reference at the time of discriminating the authenticity of the paper money M1, a high identification discrimination table 10 constituting discrimination reference higher than the standard discrimination reference, and a check counting counter 11 are connected to the CPU 70.例文帳に追加

ＣＰＵ７０には、前回判別時からの経過時間を計数する計時タイマカウンタ８、紙幣Ｍ１の真偽判別に際して標準判別基準を構成する標準識別用判定テーブル９、標準判別基準より高度の判別基準を構成する高識別用判定テーブル１０、及び抑止計数カウンタ１１が接続されている。 - 特許庁

The resistor division part 3 comprises cascade-connected resistor R1 and resistor R2, the reference voltage Vref1 inputted to the resistor division part 3 is resistor-divided by the resistor R1 and the resistor R2, and a reference voltage Vref2 obtained by dropping the reference voltage Vref1 is outputted from a part between the resistor R1 and the resistor R2.例文帳に追加

抵抗分割部３は、縦続接続された抵抗Ｒ１及び抵抗Ｒ２から構成され、抵抗分割部３に入力された基準電圧Ｖｒｅｆ１は、抵抗Ｒ１及び抵抗Ｒ２により抵抗分割され、抵抗Ｒ１と抵抗Ｒ２の間から基準電圧Ｖｒｅｆ１を降圧した基準電圧Ｖｒｅｆ２が出力される。 - 特許庁

The visitor transmits an electronic reference ticket issue request by performing access to a reference ticket issue site 300 having a reference ticket issuing means on the Internet managed by a management center 400 of a facility to receive the electronic numbered ticket by using a portable terminal 100 connected through radio communication to the Internet 200, and equipped with a function using a Web site.例文帳に追加

入場者は、無線通信を通じてインターネット２００に接続してＷｅｂサイトを利用する機能を有する携帯端末１００を用いて、設備の管理センター４００が運営するインターネット上の整理券発券手段を有する整理券発券サイト３００にアクセスして電子整理券の発券要求を送信し、電子整理券の受信を行う。 - 特許庁

This circuit is a read-out circuit for a magnetic memory device reading out information recorded in a memory cell having a magneto-resistance element, and has a reference cell connected in series to the magneto-resistance element, and a comparator comparing a potential at a connection point of the magneto-resistance element and the reference cell with the reference potential.例文帳に追加

磁気抵抗素子を有するメモリセルに記録された情報を読み出す磁気メモリ装置の読み出し回路であって、前記磁気抵抗素子に対して直列に接続される参照セルと、前記磁気抵抗素子と前記参照セルとの接続点の電位と基準電位とを比較する比較器と、を有する磁気メモリ装置の読み出し回路。 - 特許庁

Thus, since the comparison of a reference voltage VREF and the analog input voltage VIN/2 can be carried out, while using a thin film transistor, a transistor is designed which constitutes a reference voltage generation circuit 10 and a comparative amplifier AMP by reducing a voltage level of a high-side power supply voltage VRT connected with the reference voltage generation circuit 10.例文帳に追加

これにより、基準電圧ＶＲＥＦとアナログ入力電圧ＶＩＮ／２との比較動作が実行可能であるため基準電圧発生回路１０と接続されるハイ側電源電圧ＶＲＴの電圧レベルを低くして、基準電圧発生回路１０および比較増幅器ＡＭＰを構成するトランジスタを薄膜トランジスタを用いて設計する。 - 特許庁

The circuit in hand makes the feedback currents flow through a reference resistance to generate a feedback voltage, and the amounts of currents to be sucked from a base signal line to which the bases of the transistors of the load drive circuits are commonly connected are controlled by an error amplifying circuit so that the feedback voltage can be matched with the reference voltage generated by a reference voltage generating circuit.例文帳に追加

手元回路は、該帰還電流を基準抵抗に流して帰還電圧を生成させ、該帰還電圧が基準電圧生成回路で生成した基準電圧に一致するように誤差増幅回路により前記各負荷駆動回路のトランジスタのベースを共通に接続したベース信号線から吸引する電流量を制御する。 - 特許庁

A reference potential generation circuit 1013 performing an analog-like operation, wherein noise is a problem, is supplied with a potential through a wire 1007 connected to an external lead 1001, an internal lead 1003 connected to the wire 1007 in series, and a wire 1009.例文帳に追加

ノイズを嫌うアナログ的動作を行なう基準電位発生回路１０１３は、外部リード１００１と接続されたワイヤ１００７、ワイヤ１００７と直列に接続された内部リード１００３、およびワイヤ１００９を介して電位を供給される。 - 特許庁

This oscillator is provided with a magnetron 2, a launcher 4 for taking the output power of the magnetron 2 out, an impedance generator 5 whose one end is connected to the output end of the launcher 4, and a reference signal supply unit 6 connected to the other end of the impedance generator 5.例文帳に追加

マグネトロン２と、マグネトロン２の出力電力を取り出すランチャー４と、ランチャー４の出力端に一端が接続されたインピーダンス発生器５と、インピーダンス発生器５の他端に接続された基準信号供給部６とを備える。 - 特許庁

The semiconductor memory device is equipped with: a plurality of magneto-resistance elements Rx0, Rx1 respectively connected to bit lines BLx0, BLx1; a plurality of reference resistors Rmin, Rmax respectively connected to bit lines BL_Bx0, BL_Bx1; and the sense amplifier circuit 10.例文帳に追加

半導体記憶装置は、それぞれビット線ＢＬｘ０，ＢＬｘ１に接続された複数の磁気抵抗素子Ｒｘ０，Ｒｘ１と、それぞれビット線ＢＬ＿Ｂｘ０，ＢＬ＿Ｂｘ１に接続された複数のリファレンス抵抗Ｒｍｉｎ，Ｒｍａｘと、センスアンプ回路１０とを備える。 - 特許庁

And the column selecting section 27 selects one memory cell column in a first mode, and connects a bit line BL or BL# connected to one selecting memory cell and reference data lines DLr0, DLr1 connected to the dummy memory cells to a data read-out circuit 60.例文帳に追加

列選択部２７は、第１のモードでは、１つのメモリセル列を選択して、１個の選択メモリセルと接続されたビット線ＢＬまたはＢＬ♯と、ダミーメモリセルと接続された参照データ線ＤＬｒ０，ＤＬｒ１をデータ読出回路６０と接続する。 - 特許庁

In a state with the battery pack 40 connected to the identification device 10, the output of the reference voltage generating circuit 20 is connected with the charging circuit 12 via terminals 34, 44 resistances 46, 36, a resistance 30 and a resistance 28.例文帳に追加

電池パック４０が識別装置１０に接続されている状態では、基準電圧発生回路２０の出力は、端子３４，４４、抵抗器５２、端子４６，３６、抵抗器３０及び抵抗器２８を介して充電回路１２に接続する。 - 特許庁

A voltage compensation circuit 500 is connected in series to the base current compensation circuit 400 between the base current compensation circuit 400 and the base terminals of the transistors 302a-302d connected to the reference unit, and causes voltage drop at a predetermined level.例文帳に追加

電圧補償回路５００は、ベース電流補償回路４００と基準ユニットに接続されたトランジスタ３０２ａ〜３０２ｄのベース端子との間で、ベース電流補償回路４００と直列に接続され、所定レベルの電圧降下を発生させる。 - 特許庁

The exhaust-gas lambdasonde includes a first electrode disposed in a gas measurement chamber connected to the exhaust gas canal and a second electrode disposed in a reference gas canal connected to the first electrode through an oxygen ion-conductive solid electrolyte.例文帳に追加

排気ガスラムダゾンデは、排気ガスカナルと接続された測定ガス室に配置されている第一の電極と、酸素イオン伝導性の固体電解質を通して第一の電極と結合されている基準ガスカナルに配置された第二の電極を含んでいる。 - 特許庁

This timepiece includes a barrel 1, a spring 1a stored in the barrel, a time display member 5 mechanically connected to the barrel, the generator 2 mechanically connected to the barrel, and an regulator circuit 6 to make the frequency of the generator follow the reference frequency.例文帳に追加

バレル（１）、バレルに収容されたバネ（１ａ）、バレルに対して機械的に結合された時間表示部材（５）、同じくバレルに結合された発電器（２）、及びこの発電器の周波数を基準周波数に従わせるための調整回路（６）を含む時計。 - 特許庁

A differential amplifier output side DA is connected to the first driver input side TRE1, and the first driver output side TRA1 is connected to the bit line BL, and a potential of the bit line BL is controlled according to a potential of the reference signal VBSOLL.例文帳に追加

差動増幅器出力側ＤＡは第１のドライバ入力側ＴＲＥ１と、第１のドライバ出力側ＴＲＡ１はビット線ＢＬと接続されていて、ビット線ＢＬの電位が基準信号ＶＢＳＯＬＬの電位に合わせて制御される。 - 特許庁

A series circuit comprising a resistor R3 and a resistor R4 of which a comparing reference voltage generating means 2 is composed is connected between the one electrode brush B111 of the motor M11 and the other electrode brush B112 connected to the collector of the transistor Q10.例文帳に追加

比較基準電圧生成手段２を構成する抵抗Ｒ３と抵抗Ｒ４との直列回路を、モータＭ１１の電極用ブラシＢ１１１とトランジスタＱ１０のコレクタに接続された電極用ブラシＢ１１２との間に接続している。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁

The shift register is provided with TFTs 21 to 25, 31, 34, a gate electrode and a drain electrode of the TFT 34 are connected to a reference voltage input terminal DD. and a gate electrode of the TFT 23 is connected to a source electrode of the TFT 34.例文帳に追加

シフトレジスタはＴＦＴ２１〜２５、３１、３４を備え、ＴＦＴ３４はゲート電極とドレイン電極とが基準電圧入力端子ＤＤに接続され、ＴＦＴ２３のゲート電極はＴＦＴ３４のソース電極に接続されている。 - 特許庁

Bias resistances R1 to R5 are connected to earth terminals of the respective LEDs connected in parallel, and in a comparator CP1, a voltage obtained there and a reference voltage are sequentially compared and the pulse as the comparison result is output to the PWM control part 4.例文帳に追加

並列接続した各ＬＥＤ毎のアース端子にバイアス抵抗Ｒ１〜Ｒ５を接続し、コンパレータＣＰ１ではそこで得られた電圧と、基準電圧とを順に比較して、その比較結果によるパルスをＰＷＭ制御部４に出力する。 - 特許庁

The semiconductor device includes a first input buffer connected to an address terminal, a clock terminal receiving a clock signal being reference of a data input, and a second input buffer connected to the clock terminal and receiving a clock signal.例文帳に追加

本発明に係る半導体装置は、アドレス端子に接続される第１入力バッファと、データ入力の基準となるクロック信号を受けるクロック端子と、前記クロック端子に接続されるクロック信号を受ける第２入力バッファとを具備する。 - 特許庁

To an inverted input terminal of a differential comparator 7, a source of a memory cell to be selected by a Y selector 4 is connected through wiring line 31a, and a source of a reference cell 32 is connected to a non-inverted input terminal through wiring line 31b.例文帳に追加

差動比較器７の反転入力端子には、Ｙセレクタ４によって選択されるメモリセルのソースが配線３１ａを介して接続されており、非反転入力端子には、基準セル３２のソースが配線３１ｂを介して接続されている。 - 特許庁

Memory lines ML0 and ML1 are connected commonly to a reference voltage source VR1 through MOs transistors Q3 and Q31 respectively and connected to current sources S1 and S2 with switch respectively.例文帳に追加

メモリ線ＭＬ０およびＭＬ１は、それぞれＮチャネル型のＭＯＳトランジスタＱ３およびＱ３１を介して参照電圧源ＶＲ１に共通に接続されるとともに、それぞれスイッチ付き電流源Ｓ１およびＳ２に接続される構成となっている。 - 特許庁

In a plurality of transistors 302a-302d constituting a current mirror circuit of a lighting device 200, respective collector terminals thereof are connected to a plurality of LED units 301a-301d connected in parallel to one another on a one-to-one basis, and base terminals thereof are connected in common to the LED unit 301a serving as a reference unit.例文帳に追加

点灯装置２００のカレントミラー回路を構成する複数のトランジスタ３０２ａ〜３０２ｄは、それぞれのコレクタ端子を、並列に接続された複数のＬＥＤユニット３０１ａ〜３０１ｄに１対１で接続し、ベース端子を、基準ユニットとなるＬＥＤユニット３０１ａに共通に接続している。 - 特許庁

A reference voltage generating circuit 39 comprises a regulator circuit 71, a resistor 81, and a temperature-sensitive resistor 82, wherein a power supply terminal of the regulator circuit 71 is connected to a power supply VDD, and an output terminal is connected to one end of the resistor 81, while a ground terminal is connected to the other end of the resistor 81.例文帳に追加

本発明の基準電圧発生回路３９は、レギュレータ回路７１、抵抗８１、感温抵抗８２を具備し、レギュレータ回路７１の電源端子は電源ＶＤＤと接続され、出力端子は抵抗８１の一端と接続され、グランド端子は抵抗８１の他端と接続されている。 - 特許庁

A central IDT electrode part 71 of the first SAW filter part 7 includes a first interdigital electrode 711 connected to a reference ground terminal 4, a second interdigital electrode 712 connected to the first balanced signal terminal 3a, and a third interdigital electrode 713 connected to the second balanced signal terminal 3b.例文帳に追加

第１ＳＡＷフィルタ部７の中央ＩＤＴ電極７１は、基準接地端子４に接続される第１櫛歯状電極７１１と、第１平衡信号端子３ａに接続される第２櫛歯状電極７１２と、第２平衡信号端子３ｂに接続される第３櫛歯状電極７１３とを含む。 - 特許庁

A TR turned ON/OFF by an output of an inverter 14 is a TR T14 remoter from the ground terminal 6 in TRs 14, 15 connected in series between an output terminal 2 and the ground terminal 6 and a TR whose gate is connected to a reference voltage input terminal 4 is the TR 15 connected to the ground terminal 6.例文帳に追加

出力端子２と接地端子６との間に直列接続されるトランジスタＴ１４とＴ１５の内、インバータＩ４の出力によりオン／オフするトランジスタを接地端子６から遠い側のＴ１４とし、基準電圧入力端子４がゲートに接続されるトランジスタを接地端子６の側のＴ１５とする。 - 特許庁

An output device 10 has six input terminals 14 connected to the six setting contacts 12, respectively, a reference resistance R connected to a meter 6 and to an automatic control unit of the automobile, and six dividing resistances connected between an output terminal 13 and the input terminals 14 and having resistance values differing from each other.例文帳に追加

出力装置１０は、６個の設定接点１２に夫々接続された６個の入力端子１４と、自動車のメータ６及びオートマチックコントロールユニットに接続された基準抵抗（Ｒ）と、出力端子１３と入力端子１４との間に接続され抵抗値が相互に異なる６個の分割抵抗とを有する。 - 特許庁

A common bias part 11 is composed of a serial circuit wherein an incorporated resistor R1 and an external resistor Rext are serially connected, and an operational amplifier OP 1 wherein a reference voltage Vref is inputted to a first input terminal, a second input terminal is connected to a node Vr1, and an output terminal is connected to the serial circuit.例文帳に追加

共通バイアス部１１は、内蔵抵抗Ｒ１と外部抵抗Ｒｅｘｔが直列接続される直列回路と、第１入力端子に基準電圧Ｖｒｅｆが入力され、第２入力端子がノードＶｒ１に接続され、出力端子が直列回路に接続されるオペアンプＯＰ１とから構成される。 - 特許庁

To each cell constituting the battery pack, a bypass resistor 17 connected in series and an FET18 functioning as a switch are connected in parallel, and each of reference resistors as many as the cells and having roughly the same resistance is connected is series, and its both ends are connected to the last negative terminal and the top positive terminal of the battery pack.例文帳に追加

組電池を構成する各単電池には、直列接続されたバイパス抵抗１７及びスイッチとして機能するＦＥＴ１８が並列接続されていると共に、単電池の個数と同一数かつ略同一抵抗値を有する基準抵抗３４の各々が直列接続されており、その両端は組電池の最下位−端子と最上位＋端子とに接続されている。 - 特許庁