「controller address」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A memory controller 1010 stores a part of the logical/physical address translation table 10120 in the management table storage block of the nonvolatile memory 1011.例文帳に追加

メモリコントローラ１０１０は、論理・物理アドレス変換テーブル１０１２０の一部を不揮発性メモリ１０１１の管理テーブル格納ブロックに保存する。 - 特許庁

The three-forked connection controlling means 103 has a bus-memory connection controller that is connected with each address bus and control bus, mutually transfers an address and a control signal, and generates a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、それぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

On receipt of information via either one of transmission/reception sections 12, a communication controller 14 reads out from the information a destination address included therein and outputs the address to a route selector 16.例文帳に追加

通信制御部１４が、いずれか一つの送受信部１２を介して情報を受信すると、通信制御部１４はその情報から、その中に含まれる送信先アドレスを読み出し経路選択部１６に出力する。 - 特許庁

When executing a command from a host device, the controller reads address information to be used for executing the command from the NAND memory 30 to the address information cache 461 and performs read/write on the NAND memory 30.例文帳に追加

コントローラは、ホスト装置からコマンドの実行時に、コマンドの実行に使用するアドレス管理情報をＮＡＮＤメモリ３０からアドレス情報キャッシュ４６１に読み出して、ＮＡＮＤメモリ３０に対してリード／ライトを実行する。 - 特許庁

When a DHCP(dynamic host configuration protocol) server 3 dynamically gives an IP address to the camera server 1, the camera server 1 transmits the IP address to an external dynamic domain controller 5 along with its own identification information.例文帳に追加

カメラサーバー１に対してＤＨＣＰサーバー３からＩＰアドレスが動的に付与されたときに、そのカメラサーバー１が、外部のダイナミックドメインコントローラ５に対して、自己の識別情報ととともにＩＰアドレスを送信する。 - 特許庁

The three-way connection control means 103 includes a bus-memory connection controller connected to address buses and control buses of the respective buses 111, 112, 113 to transfer address and control signals therebetween, and for generating a data bus control signal.例文帳に追加

該三叉路接続コントロール手段103は、各バス111、112、113のアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号発生用のバス・メモリ接続コントローラを有する。 - 特許庁

Burst read is requested for a memory controller by specifying a read address AR1 where lower three bits of a read address AR0 are masked by "0", from print image data stored in the first storage section 35b of a main memory 35.例文帳に追加

メインメモリー３５の第１格納部３５ｂに格納された印刷イメージデータから、リードアドレスＡＲ０の下位３ビットを「０」でマスクした読出アドレスＡＲ１を指定してメモリーコントローラーに対してバーストリード要求を行う。 - 特許庁

A memory controller 20 includes: address memory 22 which stores addresses of DDR memory 30; and burst length memory 23 which stores burst lengths each representing a length for which data is continuously stored from each address.例文帳に追加

メモリコントローラ２０は、ＤＤＲメモリ３０におけるアドレスを格納するアドレスメモリ２２と、各アドレスからデータが連続して格納される長さをそれぞれ表すバースト長を格納するバースト長メモリ２３とを備える。 - 特許庁

The controller 6 may sequentially give the image signal received at a prescribed time interval to each storage address of the image memories 4, 5 and may control the image signal received at each recording address to be stored in each storage address of the image memories by the input of the image recording command signal.例文帳に追加

コントローラ６は、一定の時間間隔で入力される画像信号を画像メモリ４、５の各記録番地に順繰りに入力し、画像記録指令信号の入力によりそのとき画像メモリの各記録番地に入力されている画像信号を記録するように制御してもよい。 - 特許庁

A clock control signal is outputted (S3) to one of the multi- media cards, to which the relative address is assigned from a multi-media controller 50, the switch of a clock line which is connected to the card is turned on (S4) and further a relative address assignment instruction is transferred to the card to assign (S7) the relative address.例文帳に追加

マルチメディアカードコントローラ50から相対アドレスを割り当てようとする何れか一つのマルチメディアカードにクロック制御信号を出力して(S3)、このカードに結合されたクロックラインのスイッチをオンさせ(S4)、さらに相対アドレスの割り当て命令をこのカードに転送して、相対アドレスを割りあてる(S7)。 - 特許庁

When a reading request designating the area address (a) matched with the area address (a) in the entry information is given from the host device 20, a controller 123 operates prefetch from an HDD 11 to a disk cache 121 according to the predicted address (b) in the entry information.例文帳に追加

その後、当該エントリ情報中の領域アドレスａに一致する領域アドレスａを指定する読み出し要求がホスト装置２０から与えられた場合、コントローラ１２３は当該エントリ情報中の予測アドレスｂに従ってＨＤＤ１１からディスクキャッシュ１２１へのプリフェッチを行う。 - 特許庁

The access controller detects an MAC address corresponding to the destination port number of a received packet based on a data base associating the port number of TCP or UDP with the MAC address, and creates an actuation request packet for actuating a terminal having the detected MAC address.例文帳に追加

アクセス管理装置は、ＴＣＰ又はＵＤＰのポート番号と、ＭＡＣアドレスとを対応付けたデータベースに基づいて、受信したパケットの宛先ポート番号に対応するＭＡＣアドレスを検出し、検出したＭＡＣアドレスを有する端末装置を起動させるための起動要求パケットを生成する。 - 特許庁

The refresh control circuit 12 generates a refresh address 34 for executing refresh of the memory cell array 13 until the refresh address 34 coincides with the most significant row address 44 every timing for supplying the refresh request signal 33 generated by the memory controller 11.例文帳に追加

リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 - 特許庁

A semiconductor storage device is provided with a memory module 30 loaded with DRAMs 10 and an SPD (EEPROM) 20 and storing the defective address information of the DRAMs 10 in the SPD 20 and a memory controller 40 for reading out the defective address information from the SPD 20 and transferring the defective address information to the DRAMs 10.例文帳に追加

ＤＲＡＭ１０、ＳＰＤ（ＥＥＰＲＯＭ）２０が搭載されるとともに、ＳＰＤ２０にＤＲＡＭ１０の不良アドレス情報が格納されたメモリモジュール３０と、不良アドレス情報をＳＰＤ２０から読み出してＤＲＡＭ１０に不良アドレス情報を転送するメモリコントローラ４０と、を備える。 - 特許庁

In this memory module 100, an address generation circuit 120 generates the highest order bit B2 of the bank address insufficient for the purpose of specification of the memory cell that is the access target by use of the highest order bit of the row address output from the memory controller 12, and outputs it to SDRAM (Synchronous Dynamic Random Access Memory) 110.例文帳に追加

メモリモジュール１００において、アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足するバンクアドレスの最上位ビットＢ２を生成し、これをＳＤＲＡＭ１１０に出力する。 - 特許庁

A data storage device includes a NAND flash memory, an executable interface, and a controller for receiving, from a host, via the executable interface, an instruction to access a NAND flash memory at a virtual address and for translating the virtual address to a physical address of the volatile memory.例文帳に追加

データ記憶デバイスは、ＮＡＮＤフラッシュメモリ、実行可能なインターフェイス、そしてホストから実行可能なインターフェイスを介して、仮想アドレスでＮＡＮＤフラッシュメモリにアクセスするインストラクション受信するための、そして仮想アドレスを揮発性メモリの物理アドレスへ変換するためのコントローラを含む。 - 特許庁

Moreover, this portable controller is provided with an identifying means for identifying the characteristics of the address designated resource from a scanned text address 26 and a means for fetching an application starting code suitable for starting an application matched with the characteristics of the address designated resource on the terminal equipment 30.例文帳に追加

さらに、スキャン済みテキスト・アドレス（２６）の書式からアドレス指定されたリソースの性質を識別するための識別手段と、アドレス指定されたリソースの性質に適合するアプリケーションを端末装置（３０）上で起動するのに適したアプリケーション起動コードを取り込むための手段を更に含む。 - 特許庁

At the time of executing an instruction (LRA instruction, for instance) requiring the address conversion operation, an instruction execution controller 111 activates an originally provided address converter 112 when the flag 114 is 0 and activates the address conversion routine 103 when the flag 114 is 1.例文帳に追加

命令実行制御装置１１１は、アドレス変換動作を必要とする命令（例えばＬＲＡ命令）の実行時、フラグ１１４が０であれば、本来具備しているアドレス変換装置１１２を起動するが、フラグ１１４が１であれば、アドレス変換ルーチン１０３を起動する。 - 特許庁

A routing controller 30 comprises: an address information provision request section 35 requesting to provide address translation information to a first router device 10F in accordance with the reception of the specified trigger; and an address translation information generation request section 35 requesting to generate the address translation information to a second router device 10A.例文帳に追加

ルーティング制御装置３０が、所定のトリガの受信に応じて第１のルータ装置１０Ｆに対してアドレス変換情報を提供するように要求するアドレス情報提供要求部３５と、第２のルータ装置１０Ａに対してアドレス変換情報を生成するように要求するアドレス変換情報生成要求部３５とを具備する。 - 特許庁

In the nonvolatile memory system, the memory controller 22 includes an address conversion table which is updated according to writing of data showing a correspondence between a logic address supplied from a host and a physical address of the nonvolatile memory to perform access control according to the logic address, and the system configuration and functions can be set in relation with the host.例文帳に追加

不揮発性メモリシステムは、メモリコントローラ２２内に、ホストから供給される論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すデータ書き込みに伴って更新されるアドレス変換テーブルを持って論理アドレスに従ってアクセス制御されるものであり、かつ、ホストとの関係でシステム構成及び機能が設定可能に構成されている。 - 特許庁

A CEC controller 211 acquires a first physical address, real CEC network information, and a second physical address, selects a device to be represented on a physical address using an other sink device as a reference among devices on a real CEC network, and utilizes the second physical address and the real CEC network information to generate virtual CEC network information.例文帳に追加

ＣＥＣ制御部２１１は、第１物理アドレス、リアルＣＥＣネットワーク情報及び第２物理アドレスを取得し、リアルＣＥＣネットワーク上の装置のうち他のシンク装置を基準とした物理アドレス上でいずれの装置を表現するか選定し、第２物理アドレスとリアルＣＥＣネットワーク情報とを利用してバーチャルＣＥＣネットワーク情報を生成する。 - 特許庁

A routing controller 30 comprises: an address information provision request section 35 requesting to provide address translation information to a first router device 10F in accordance with the reception of the prescribed trigger; and an address translation information generation request section 35 requesting to generate the address translation information to a second router device 10A.例文帳に追加

ルーティング制御装置３０が、所定のトリガの受信に応じて第１のルータ装置１０Ｆに対してアドレス変換情報を提供するように要求するアドレス情報提供要求部３５と、第２のルータ装置１０Ａに対してアドレス変換情報を生成するように要求するアドレス変換情報生成要求部３５とを具備する。 - 特許庁

A person concerned with any proceeding before the Controller under the Principal Act or these Regulations and every registered proprietor of a design shall give to the Controller an address for service in the State and that address may for all purposes under the Principal Act and these Regulations be treated as the address of the person who has furnished it and a letter addressed to such person or proprietor at his or her address for service shall be deemed to be properly addressed. 例文帳に追加

基本法又は本規則に基づく長官の下の手続に関係する者及び意匠の登録所有者は，当国内の送達宛先を長官に届け出るものとし，かつ，当該宛先は，基本法及び本規則に基づくすべての目的で，当該宛先を提出した者の宛先として取り扱うことができるものとし，また，送達宛先に宛てて当該人又は当該所有者に宛てられた書状は，適正に宛てられたとみなす。 - 特許庁

An instruction signal for instructing the reading of picture data for the prescribed address of a picture memory 20, and the writing of zero data for the same address is generated from a printer interface part 13 through a local bus 15 to a memory controller 11, and then the memory controller 11 writes the zero data in the same address of the picture memory 20 following the memory reading based on the instruction signal.例文帳に追加

画像メモリ２０の所定アドレスに対して画像データをリードし、その後同一アドレスに対してゼロデータをライトすることを指示する指示信号を、プリンタインタフェイス部１３からローカルバス１５を介してメモリコントローラ１１に対して発生させることによって、メモリコントローラ１１は、その指示信号に基づいて、メモリリードに引き続いて、画像メモリ２０の同一アドレスにゼロデータをライトする。 - 特許庁

Besides, corresponding to the notice from the traffic monitoring device 116, the router controller 103 controls a line router 101 or Internet router 102 and data from an IP address reported from the router controller 103 are abandoned.例文帳に追加

また、トラフィック監視装置１１６からの通知により、ルーター制御装置１０３は、回線ルーター１０１やインターネットルーター１０２を制御し、ルーター制御装置１０３から通知されたＩＰアドレスからのデータを破棄させる。 - 特許庁

A memory system 20 includes a volatile memory, a NAND memory 30, a command queue 420, an address information cache 461 and a controller.例文帳に追加

実施形態によれば、メモリシステム２０は、揮発性メモリと、ＮＡＮＤメモリ３０と、コマンドキュー４２０と、アドレス情報キャッシュ４６１と、コントローラと、を備える。 - 特許庁

This memory controller emulator (106) for controlling a memory device (112) in a memory system (100) is provided with a counter (304) for generating a plurality of address values.例文帳に追加

メモリシステム(100)内のメモリデバイス(112)を制御するためのメモリコントローラエミュレータ(106)であって、該エミュレータは、複数のアドレス値を生成するためのカウンタ(304)を備える。 - 特許庁

To provide a reception controller capable of variously controlling reception operation without taking trouble of setting the reception operation according to address information.例文帳に追加

アドレス情報に応じて受信動作を設定する手間を要することなく、受信動作を多様に制御することができる受信制御装置を提供すること。 - 特許庁

When this is detected from the fact that the test probe is not returned from the controller 1 for a predetermined time, an abnormal effect, a MAC address and the like are informed to a driver.例文帳に追加

これをＬＡＮ制御装置１がテストプローブが所定時間に帰ってこないことにより検出すると、異常の旨とＭＡＣアドレス等をドライバに通知する。 - 特許庁

The print controller 14 writes the variable value 52 in a jump table 44a in the RAM 44 and the function 50 in a designated part 44c of the RAM 44 and the state address of the function 50 in a jump table 44b.例文帳に追加

プリントコントローラ(14)は、該変数値(52)をRAM(44)内のジャンプテーブル(44a)に、前記関数(50)をRAM(44)の指定部分(44c)に、及び該関数(50)の開始アドレスをジャンプテーブル(44b)に書き込む。 - 特許庁

Consequently, a controller 11 reads the image data out of successive readout addresses of the address area one after another and transfers them to a memory type liquid crystal display panel to write them.例文帳に追加

これによりコントローラ１１は、アドレス領域の連続する読出アドレスから順次前記画像データを読み出し、メモリ型液晶表示パネルに転送し、書き込む。 - 特許庁

The retrieving means 20 retrieves position information corresponding to the determined address from a corresponding table 201 and returns the information to the whole controller 10.例文帳に追加

住所情報／位置情報検索手段２０は、確定した住所に対応する位置情報を対応テーブル２０１から検索し、全体制御部１０に返す。 - 特許庁

An operation controller operates a memory cell selected in accordance with an address signal in a normal operation mode for performing a read operation and a write operation.例文帳に追加

動作制御回路は、読み出し動作および書き込み動作を実行する通常動作モード中に、アドレス信号に応じて選択されるメモリセルを動作させる。 - 特許庁

A vertical changeover controller 72 controls changeover between changeover parts 62-L, 62-R when the write-in line address value becomes the offset value.例文帳に追加

上下切替制御部７２は、書き込みラインアドレスの値がゼロまたはオフセット値となったときに、切替部６２−Ｌ，６２−Ｒのそれぞれの切り替えを制御する。 - 特許庁

A memory controller specifies the group including the logical address and its unnecessary line according to the Trim command, and records the line number in a line management table.例文帳に追加

メモリコントローラは、Ｔｒｉｍコマンドに応じて、その論理アドレスを含むグループとその不要なラインとを特定し、そのライン番号をライン管理テーブルに記録する。 - 特許庁

To provide a telephone communication equipment and a main telephone controller capable of setting an IP address, even without correspondence having knowledge about IP and LAN, without having to consider physical wiring.例文帳に追加

物理的配線対応を考えずに、ＩＰやＬＡＮの知識が無くてもＩＰアドレスを設定できる電話通信装置と主電話制御装置を提供する。 - 特許庁

Moreover, the controller 50 sets a non-erase flag to a transmission queue A42 to a transmission queue C44 until the acquired address remains to the last one.例文帳に追加

また制御部５０は、取得したアドレスが最後の一つになるまで送信キューＡ４２乃至送信キューＣ４４に対して非消去フラグを設定する。 - 特許庁

The DMA controller 3 puts back an address for reading the video data from a storage medium 1 by the calculated number of frames and read the same frame consecutively for a plurality of the number of times.例文帳に追加

ＤＭＡコントローラ３は、蓄積メディア１からビデオデータを読み出すアドレスを該当フレーム分戻して、同一フレームを複数回連続して読み出す。 - 特許庁

The PCI controller 1 comprises a PCI side control part 11, a burst-access dual port memory 12, an I/O side control part 13 and an address comparison part 14.例文帳に追加

ＰＣＩコントローラ１は、ＰＣＩ側制御部１１、バーストアクセス用デュアルポートメモリ１２、Ｉ／Ｏ側制御部１３、及びアドレス比較部１４を備える。 - 特許庁

A prefix address of a virtual IPv6 pooled in the IPv4/v6 translator 20 is preset in a data base 1010 of the SIP communication controller 10.例文帳に追加

予め、ＳＩＰ通信制御装置１０のデータベース１０１０に、ＩＰｖ４／ｖ６トランスレータ２０にプールした仮想ＩＰｖ６のプレフィックスアドレスを設定しておく。 - 特許庁

From the page exceeding signal, a memory controller connected to the microprocessor judges that the address signal has exceeded the page range of the DRAM.例文帳に追加

ページ超過信号によって，マイクロプロセッサに接続されるメモリコントローラは，アドレス信号がＤＲＡＭのページ範囲を越えたと判断することが可能となる。 - 特許庁

To provide a high-speed access controller capable of eliminating the influence of address decoding delay after read command input and reading a memory at a high speed.例文帳に追加

リードコマンド入力後のアドレスデコード遅延の影響をなくすことができ、高速にメモリを読み出すことができる高速アクセス制御装置を提供する。 - 特許庁

A controller 540 for controlling a driver in a feeder has an FID as inherent address data which are used as a feeder identification code.例文帳に追加

フィーダにおいて駆動装置を制御するコントローラ５４０が、自身に固有のアドレスデータとして有するＦＩＤがフィーダ識別コードとして使用される。 - 特許庁

By a system controller 8 wherein a music selection signal is fetched, the address is extracted from a memory 9 and the moving direction and the number are calculated and outputted to a servo control part 5.例文帳に追加

選曲信号が取り込まれたシステムコントローラ８は、メモリ９から、アドレスを抽出し、ムーブ方向と本数を算出し、サーボ制御部５へ出力する。 - 特許庁

The data processor is equipped with a processor 1, a DMA processor 2, a local memory 3, a local memory 4, a memory controller 5, a main memory 6, a DMA processor interface 7, and an address data bus 8.例文帳に追加

データ処理装置は、プロセッサ１、DMAプロセッサ２、ローカルメモリ３、ローカルメモリ４、メモリコントローラ５、メインメモリ６、DMAプロセッサインタフェース７、アドレスバス・データバス８を備える。 - 特許庁