「data RAM address」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

At the same time, managing data for storage area management in an EEPROM 11 corresponding to a storage address are read out of this EEPROM 11 and temporarily stored in a RAM 19.例文帳に追加

同時に、格納アドレスに対応するＥＥＰＲＯＭ１１の記憶領域管理用の管理データが、このＥＥＰＲＯＭ１１から読み出されてＲＡＭ１９に一時記憶される。 - 特許庁

When a stack area continuously secured in the direction from the uppermost address of the RAM to the lower address grows in accordance with the execution of software and collides with the data area, the known value monitored in a prescribed period changes so that stack overflow can be detected.例文帳に追加

当該ＲＡＭの最上位アドレスから下位アドレス方向へ連続的に確保されたスタック領域が、ソフトウェア実行と共に増加してデータ領域とぶつかれば、所定周期で監視していた前記既知値が変化し、スタックオーバーフローを検出できる。 - 特許庁

Besides, since it is enough to read the required data part out of the logical/ physical address translating TB of the disk memory 1 and to utilize it, even when these data are stored in an internal RAM 111 of comparatively small capacity, the throughput of the microcomputer is not lowered.例文帳に追加

また、板状メモリ１の論理−物理アドレス変換テーブルから必要なデータ部分を読み出して利用すればよいので、このデータは、比較的小容量の内部ＲＡＭに格納してもマイコンの処理能力を低下させない。 - 特許庁

When downloading is selected, a block of the RAM or the flash memory specified by address information attached to data sent from the external device is deleted (S10), and received data are written in the deleted block (S11).例文帳に追加

ダウンロードが選択されると、外部装置から送信されてくるデータに付加されたアドレス情報により指定されたＲＡＭまたはフラッシュメモリのブロックを消去し（Ｓ１０）、その消去したブロックに受信したデータを書き込む（Ｓ１１）。 - 特許庁

A data array (38) relating to a RAM set can be embedded by lines when lines are requested by a processing core or by a set embedding system which embeds the data array (38) when the start address is loaded to the register (32).例文帳に追加

ＲＡＭセットに関連するデータ・アレイ（３８）は、処理コアによって行が要請されたときに行毎に、又は出発アドレスがレジスタ（３２）にロードされたときにデータ・アレイ（３８）を埋めるセット埋め方式で埋めることが出来る。 - 特許庁

A data array (38) relating to a RAM set can be embedded by lines when the lines are requested by a processing core or by a set embedding system which embeds the data array (38) when the start address is loaded to the register (32).例文帳に追加

ＲＡＭセットに関連するデータ・アレイ（３８）は、処理コアによって行が要請されたときに行毎に、又は開始アドレスがレジスタ（３２）にロードされたときにデータ・アレイ（３８）を埋めるセット埋め方式で埋めることができる。 - 特許庁

Also, in a dummy cycle inserted after the write cycle, the same data as data written in the previous write cycle are written in the RAM with dummy in the address of the write destination given in the form of the gray code in the next write access.例文帳に追加

また、ＲＡＭに対し、ライトサイクルの後に挿入されたダミーライトサイクルにて、前回のライトサイクルで書き込ませたデータと同じデータを、次回のライトアクセスにおけるグレイコードで与えられた書き込み先のアドレスにダミーで書き込ませる。 - 特許庁

In a state with the printing job queued in the RAM 19d, when predetermined data related to printing is inputted from a personal computer 21, the CPU 19a judges whether or not the data includes the printing job composed of address information.例文帳に追加

又、印刷ジョブがＲＡＭ１９ｄにキューイングされている状態で、ＣＰＵ１９ａは、パソコン２１から印刷に関する所定のデータが入力されたとき、そのデータがアドレス情報からまる印刷ジョブを含むか否か判断する。 - 特許庁

Furthermore, data can be stored in an inner RAM with a smaller storage capacity without degradation of the processing capability of the micro-computer since a required portion of the data can be read from the logical-physical address conversion table of the plate memory 1 and may be used for processing.例文帳に追加

また、板状メモリ１の論理−物理アドレス変換テーブルから必要なデータ部分を読み出して利用すればよいので、このデータは、比較的小容量の内部ＲＡＭに格納してもマイコンの処理能力を低下させない。 - 特許庁

The program volume is reduced by decreasing the bit length of the instruction code 108 in ROM 101 by determining the actual specification address on RAM 102 from a relative address specifying code value which is contained in the instruction code 108 to access data existing in the RAM 102 and the offset value which is set in an offset register 107 before hand.例文帳に追加

ＲＡＭ１０２上に存在するデータをアクセスする命令コード１０８に含まれる相対アドレス指定コードの値とあらかじめオフセットレジスタ１０７に設定しておいたオフセット値との演算によりＲＡＭ１０２上の実指定アドレスを決定することで、ＲＯＭ１０１上の命令コード１０８のビット長を減らしプログラム容量を削減する。 - 特許庁

The display control circuit is provided with: a display RAM 1 for storing a pixel data; n pieces of pixel voltage generating circuits 2 for supplying an analog pixel voltage to a corresponding signal line; an address generating circuit 3 for generating a read-out address signal of the display RAM 1; and a frame number generating device 4 for generating a frame number to be displayed.例文帳に追加

表示制御回路は、画素データを格納する表示ＲＡＭ１と、対応する信号線にアナログ画素電圧を供給するｎ個の画素電圧生成回路２と、表示ＲＡＭ１の読出アドレス信号を生成するアドレス生成回路３と、表示すべきフレームの番号を生成するフレーム番号生成器４と、を備えている。 - 特許庁

A restorable RAM block comprises plural segment of a RAM memory cell being restorable respectively, a state machine generating restoring data for restoring one or plural defective segments, a scan address machine generating data discriminating one or plural defective segments, and a mapping circuit mapping restored data generated by a state machine to one or plural defective segments discriminated by the scan address machine.例文帳に追加

本発明は、それぞれ修復可能なＲＡＭメモリセルの複数のセグメントと、1つまたは複数の欠陥セグメントを修復するための修復データを生成する状態機械と、１つまたは複数の欠陥セグメントを識別するデータを生成するスキャンアドレスマシンと、スキャンアドレスマシンにより識別された１つまたは複数の欠陥セグメントに状態機械により生成された修復データをマップするマッピング回路と、を含む修復可能なＲＡＭブロックを提供する。 - 特許庁

A selection signal to assign an X electrode desired to be displayed in enhancement is set in a register 57 and the address of a RAM 20 stored with the data to be displayed on the X electrode is set in a register 55.例文帳に追加

強調表示したいＸ電極を指定する選択信号をレジスタ５７に設定し、そのＸ電極に表示するデータが格納されたＲＡＭ２０のアドレスをレジスタ５５に設定する。 - 特許庁

This microcomputer 1 is provided with a CPU 2, a debug module 3, an RAM 4, an ROM 5, a peripheral I/O 6, an external bus control part 7, an address bus 8 and a data bus 9, which are formed in the same IC chip.例文帳に追加

マイクロコンピュータ１は、同一のＩＣチップ内に形成された、ＣＰＵ２、デバッグモジュール３、ＲＡＭ４、ＲＯＭ５、周辺Ｉ／Ｏ６、外部バス制御部７、アドレスバス８、及びデータバス９を備えている。 - 特許庁

A program RAM 2 stores a plurality of instructions in the plurality of areas respectively and supplies the instruction in the area specified by the address data ADR output from the program counter 1 to an instruction decoder 3.例文帳に追加

プログラムＲＡＭ２は、複数の命令を複数のエリアに各々記憶し、プログラムカウンタ１から出力されるアドレスデータＡＤＲにより指定されたエリア内の命令を命令デコーダ３に供給する。 - 特許庁

The data buffer circuit 10 sandwiched between an image processing system 1A and a main system 2 comprises a RAM 130 with one port, a control signal generation section 110, an address generation section 100, and a first selector 113.例文帳に追加

また、このバッファ回路及び制御方法に用いられる、同期式記憶回路と、非同期式回路との間のデータ転送制御を行うインターフェース回路及びその制御方法の提供を目的とする - 特許庁

With this operation, a display data of an address corresponding to character ROM 50D and 50E are read out, and transferred to a video RAM 50F to obtain SYNC and RGB signals to a liquid crystal panel driver 52.例文帳に追加

これにより、キャラクタＲＯＭ５０Ｄ，５０Ｅの対応するアドレスの表示データが読み出され、ビデオＲＡＭ５０Ｆに転送され、液晶パネルドライバ５２へのＳＹＮＣ，ＲＧＢ信号が得られる。 - 特許庁

The display data supplied from an MCU (micro controller unit) 2 via a data bus 4 is written in an RAM 10 included in a liquid crystal driving gear 1 based on column addresses to be generated by an X address generation circuit 11 by allocating one X address to display data for one pixel and allocating column addresses to each of pieces of the display data divided into blocks.例文帳に追加

この発明は、１画素分の表示データに１つのＸアドレスを割り付け、ブロックに分けられた表示データのそれぞれにカラムアドレスを割り付け、Ｘアドレス生成回路１１で生成されるカラムアドレスに基づいて、データバス４を介してＭＣＵ２から供給された表示データを液晶駆動装置１に含まれたＲＡＭ１０に書き込むように構成される。 - 特許庁

The program RAM is characterized by being provided with selecting circuits 32-1 and 32-3 for outputting read data to a bus bus not through a decoder 33, but directly and an address control circuit 34-2 for data by adding a path making it possible to write data through a bus even in normal operation.例文帳に追加

プログラムＲＡＭに、通常動作時にもバスｂｕｓ経由のデータを書き込めるようなパスを増設し、読み出しデータをデコーダ３３を通さず直接バスに出力するための選択回路３２−１，３２−３と、データ用のアドレス制御回路３４−２を設けたことを特徴とする。 - 特許庁

The number of the packed data is counted by a frequency divider 101 for write use based on a write-enabling signal WE and the control is made so that a write signal RAM-WE can be generated every four 8-bit data in a decoder 105 and a write-address counter 107 can be counted up.例文帳に追加

ライトイネーブル信号ＷＥに基づいてライト用分周器１０１でパックしたデータ数をカウントしておき、４個ごとにデコーダ１０５でライト信号ＲＡＭ＿ＷＥが生成されライトアドレスカウンタ１０７がカウントアップされるように制御する。 - 特許庁

The image number information of the storage area specified by the address data AD is outputted to the 1/4 line memories 12a-12d by the RAM 13, and pixel data DDa-DDd corresponding to the image number information are transferred from the 1/4 line memories 12a-12d.例文帳に追加

ＲＡＭ１３はアドレスデータＡＤにより特定される記憶エリアの画像番号情報を１／４ラインメモリ１２ａ〜１２ｄに出力し、１／４ラインメモリ１２ａ〜１２ｄから画像番号情報に対応する画素データＤＤａ〜ＤＤｄを転送する。 - 特許庁

Data generators 104A, 104B, 104C for testing a CAM are inserted between an APG 101 for RAM and CAM-macros 105A, 105D, 105E, write-in data of the CAM-macros is generated from an address signal 12 directly or by decoding.例文帳に追加

ＲＡＭ用ＡＰＧ１０１とＣＡＭマクロ１０５Ａ，１０５Ｄ，１０５Ｅの間にＣＡＭテスト用データジェネレータ１０４Ａ，１０４Ｂ，１０４Ｃを挿入し、アドレス信号１２から直接、あるいはデコードしてＣＡＭマクロの書き込みデータを生成する。 - 特許庁

A RAM 20 is provided with a VOBU address data storage area 21 for the DVD-Video format data to be stored in the HDD 40, and the data stored in the HDD 40 are written into the DVD 100 after data of navigation pack are updated on the basis of stored contents of this storage area.例文帳に追加

ＲＡＭ２０には、ＨＤＤ４０に記憶されるＤＶＤ−ＶｉｄｅｏフォーマットデータについてのＶＯＢＵアドレスデータ記憶領域２１が備えられ、ＨＤＤ４０に記憶されたデータは、当該記憶領域の記憶内容に基づいてナビパックのデータを更新された後、ＤＶＤ１００に書き込まれる。 - 特許庁

An error processing part 8 reads out the syndrome operation result of inputted matrix data preceding by one from a memory 4 or 5 incorporated in the part 3 with respect to inputted matrix data, and judges whether or not to error-correct it, and, if there is data to be corrected, the part 8 reads out the data of the prescribed address of RAM 2, corrects and writes it.例文帳に追加

エラー訂正処理部８は、入力マトリックスデータに対し、１つ前の入力マトリックスデータのシンドローム演算結果を演算部３内蔵のメモリ４又は５より読み出してエラー訂正するかどうか判断して、訂正データがあればバッファＲＡＭ２の所定のアドレスのデータを読み出し、訂正して書き込む。 - 特許庁

As the countermeasure to the troubles by bug of software, data with bug provided by the software concerned and stored on a RAM 2 are corrected and matched by not only rewriting to a plurality of operation results with data of another address on the RAM, but also copying them, whereby the solutions of the troubles by bug of software are increased.例文帳に追加

ソフトウェアのバグによる不具合への対応策として、そのソフトウェアにより得られＲＡＭ２上に格納されたバグのあるデータを、ＲＡＭ２上の別のアドレスのデータによる複数回の演算結果に書き換えるだけでなく、複写することによっても修正して対応させることにより、ソフトウェアのバグによる不具合の解決策を増やす。 - 特許庁

The memory address space of a RAM 2 is divided into a plurality of blocks BK0 to BKn so that respective blocks BK0 to BKn have continuous addressing domains, and an address bus and a data bus for a CPU 1 and a RTD(real time debugger) 3 are connected to the respective divided blocks BK0 to BKn.例文帳に追加

各ブロックＢＫ０〜ＢＫｎが連続したアドレス領域を持つようにＲＡＭ２のメモリアドレス空間を複数のブロックＢＫ０〜ＢＫｎに分割し、これら分割した各ブロックＢＫ０〜ＢＫｎにＣＰＵ１およびＲＴＤ３のアドレスバスおよびデータバスを接続している。 - 特許庁

When the control signal is outputted, an address generating part 12, an initial value generating part 13 and a WR signal generating part 14 each starts to operate to supply address data for initialization, an initial value, and a WR signal, respectively, to the RAM 3 via selectors 15, 16, 17.例文帳に追加

この制御信号が出力されると、アドレス生成部１２、初期値生成部１３、ＷＲ信号生成部１４がそれぞれ動作を開始し、セレクタ１５、セレクタ１６、セレクタ１７を介してＲＡＭ３へ初期化のためのアドレスデータ、初期値およびＷＲ信号を供給する。 - 特許庁

When the transfer request leading sector address is located in a range counted by a check sector counter 61 from the error check completion leading address, it is discriminated that the error check process for the request sector has been completed and the rector is stored in the buffer RAM and the data are automatically transferred into a host side.例文帳に追加

転送要求先頭セクタアドレスがエラーチェック終了先頭アドレスからチェックセクタカウンタ６１によってカウントされている範囲にある場合には、要求セクタがエラーチェック処理を終えてバッファＲＡＭに記憶されていると判定し、データをホスト側に自動転送させる。 - 特許庁

The power saving transition control device 40 is hardware which transmits an address signal, a control signal and a data signal while controlling the RAM 26 to cause the transition to the standard operating state or the low power operating state.例文帳に追加

省電力移行制御装置４０は、ＲＡＭ２６を標準動作状態又は低電力動作状態に遷移させるよう制御しつつ、アドレス信号、制御信号及びデータ信号を伝送するハードウェアである。 - 特許庁

Access can be enabled so that circuits CT1-CT3, WR, SR; CT11-SR1, CT21-SR2 for controlling the access of a memory matrix performs comparison during CAM mode operation or data is written or read by direct address specifying in RAM mode.例文帳に追加

メモリマトリックスのアクセスを制御するための回路（CT１…CT３、WR、SR；CT１１…SR１、CT２１…SR２）が、ＣＡＭモード動作中に比較を行うように又はＲＡＭモードの直接アドレス指定によりデータをライト／リードするようにアクセスを可能にする。 - 特許庁

A CPU 19a generates a print job consisting of address information of stored image data of an image to be printed and the number specifying the sheets to be printed and that print job is cued in an RAM 19d.例文帳に追加

ＣＰＵ１９ａは、印刷すべき画像の画像データが格納されているアドレス情報と印刷枚数を指定する印刷指定枚数からなる印刷ジョブを作成し、その印刷ジョブをＲＡＭ１９ｄにキューイングする。 - 特許庁

The associate data RAM 33 executes reading processing of reading the next state number and a pattern number every output of the address 122 from the CAM 20 in parallel to reading processing which is under execution.例文帳に追加

アソシエートデータＲＡＭ３３は、ＣＡＭ２０からアドレス１２２が出力される毎に、次の状態番号とパターン番号とを読み出すという読み出し処理を、既に実行している読み出し処理と並行して実行する。 - 特許庁

When the printer ID and the IP address transmitted from each printer in response to the inquiry data are received via the communication apparatus, the CPU updates a printer network table, where the printer ID and IP address of each printer on the communication network, stored in a RAM, are associated, based on the received printer ID and the IP address.例文帳に追加

問い合わせデータに応答して各プリンタから送信されたプリンタＩＤ及びＩＰアドレスが通信装置を介して受信されると、ＣＰＵは、受信されたプリンタＩＤ及びＩＰアドレスに基づいて、ＲＡＭに記憶されている通信ネットワーク上の各プリンタのプリンタＩＤとＩＰアドレスとを対応付けたプリンタネットワーク表を更新する。 - 特許庁

Upon receiving the transmission request from the transmission deciding control section 22A, the selector 23 reads out the data corresponding to 64 bites from memory address 0 of a packet data storage RAM 21, with reference to the packet transmission control table in the transmission deciding control section 22 and transmits it to an LAN 10.例文帳に追加

セレクタ２３は、送信判断制御部２２Ａから送信要求があった場合、送信判断制御部２２のパケット送信制御テーブルを参照して、パケットデータ格納ＲＡＭ２１のメモリアドレス０から６４バイト分のデータを読み出して、ＬＡＮ１０に送信する。 - 特許庁

Then, the recording of track data is performed, the rewriting to the disk 2 is completed, thereafter, address information is gained from a PMA 2b, at the same time, the text information is gained from the RAM 11c and TOC information is formed and is automatically finalized.例文帳に追加

そして、トラックデータの記録を行い、ディスク２への追記が完了した後、ＰＭＡ２ｂからアドレス情報を取得するとともに、ＲＡＭ１１ｃからテキスト情報を取得してＴＯＣ情報を作成し、自動でファイナライズを行う。 - 特許庁

When the read identification information is present in communication setting information stored in an information memory of a RAM (S13: Yes), ARP packet data containing information for "identification information" and "IP address" is formed (S14), and transmitted (S15).例文帳に追加

読み込んだ識別情報がＲＡＭの情報メモリに記憶している通信設定情報に有れば（Ｓ１３：Ｙｅｓ）、「識別情報」と「ＩＰアドレス」の情報を含むＡＲＰパケットデータが作成され（Ｓ１４）、送信される（Ｓ１５）。 - 特許庁

When reset is performed in an energized state, the reset signal/reset is 7 V, a candidate value 2 corresponding to a prescribed address of an internal RAM area 25 is selected as a reset vector, and start is performed by program data in the area 25.例文帳に追加

通電状態でのリセット時には、リセット信号／ｒｅｓｅｔは７Ｖであり、内部ＲＡＭ領域２５の所定アドレスに対応した候補値２をリセットベクタとして選択し、内部ＲＡＭ領域２５内のプログラムデータにより起動する。 - 特許庁

A hand-over transition source AP in an AP within a system has a RAM 203 for storing a MAC address of the VoIP terminal for performing a VoIP communication, a hold status information indicating a hold state, and number of telephone conversation data.例文帳に追加

システム内ＡＰの内のハンドオーバー移行元ＡＰは、ＶｏＩＰ通信を行っているＶｏＩＰ端末のＭＡＣアドレスと、保留状態を示す保留ステータス情報、及び通話台数データを格納するＲＡＭ２０３を有する。 - 特許庁

A CPU 19a forms a printing job composed of address information which stores image data of images to be printed, and printing sheet number information for designating the number of printing sheets, and queues the printing job in a RAM 19d.例文帳に追加

ＣＰＵ１９ａは、印刷すべき画像の画像データの格納されているアドレス情報と印刷枚数を指定する印刷枚数情報からなる印刷ジョブを作成し、その印刷ジョブをＲＡＭ１９ｄにキューイングする。 - 特許庁

The RAM stores input data such as the running distance (running kilometers) in inspection of each vehicle, inspection and maintenance execution data in inspection of each vehicle, individual vehicle information (vehicle identification number, customer name, address and the like) input from the input terminal 14.例文帳に追加

ＲＡＭ１２は入力端末１４から入力された、各車両の点検時における走行距離（走行キロ）、各車両の点検時における点検・整備実施データ、個別車両情報（車両識別番号、顧客名、住所等）等の入力データを記憶するように構成されている。 - 特許庁

A VDP 23 successively reads the first performance data corresponding to the performance pattern indicated by the display instruction information outputted from the display control circuit 21 from the ROM 24 and successively reads the second performance data written in the prescribed address of the RAM 26.例文帳に追加

ＶＤＰ２３は、表示制御回路２１から出力される表示指示情報で示されている演出パターンに対応する第１の演出用データをＲＯＭ２４から順次読み出すとともに、ＲＡＭ２６の所定のアドレスに書き込まれている第２の演出用データを順次読み出す。 - 特許庁

A nonvolatile memory 3 stores information used to identify device using the global IP address among devices connected to the local side LAN, a CPU 5 executes a program stored in a ROM 4 and a RAM 6 stores required primary storage data.例文帳に追加

ローカル側のＬＡＮに接続される機器のうち、グローバルＩＰアドレスを使用する機器を識別するための情報を、不揮発性メモリ３が保持し、ＲＯＭ４に記憶されているプログラムをＣＰＵ５が実行し、ＲＡＭ６が必要な一次記憶データを保持する。 - 特許庁

A CPU 32 sets 1st addresses being different from each other in accordance with each check object bit check the existence/absence of a defect in each bit of an address of a RAM 36 and writes 1st data being different from each other in each of the addresses.例文帳に追加

ＣＰＵ３２は、ＲＡＭ３６のアドレスの各ビット毎に不良の有無を調べるために、各チェック対象ビットのそれぞれに対応して互いに異なる第１のアドレスを設定して、それぞれのアドレスに互いに異なる第１のデータを書き込む。 - 特許庁

A printer 1 includes a data receiving unit 22 comprising a partial extension function 23 for detecting in order a MCU (Minimum Coding Unit) contained in a first data group ϕ1 when the first data group ϕ1 compressed by a JPEG system is received, and a transfer function 24 for transferring a detected MCU to a suitable address in a RAM 12 to perform rearrangement.例文帳に追加

ＪＰＥＧ方式で圧縮された第１のデータ群φ１を受信する際に、第１のデータ群φ１に含まれるＭＣＵを順番に検出する部分伸長機能２３と、検出されたＭＣＵのＲＡＭ１２の適当なアドレスに転送して並び替えを行う転送機能２４とを有するデータ受信部２２を有するプリンタ１を提供する。 - 特許庁

To provide a discriminating device of an optical disk having higher accuracy and high speed performance by utilizing that a reflectivity of an address pit intrinsic for a DVD-RAM disk is different from that of a data part in the process of a preceding stage applying a focus servo or tracking servo.例文帳に追加

フォーカスサーボやトラッキングサーボをかける前段階の処理で、ＤＶＤ−ＲＡＭディスクに固有のアドレスピットの反射率がデータ部と差異を持つことを利用し、より高精度にかつ高速性を持った、光ディスクの判別装置を提供するものである。 - 特許庁