| 意味 | 例文 |
data bitsの部分一致の例文一覧と使い方
該当件数 : 2212件
To provide a high definition image forming device exhibiting a high reproducibility by correcting image data so as to make a light emission pulse width a prescribed pulse width for an isolated dot pattern that lowers the reproducibility of an image due to the decrease in the light emission pulse width, an isolated dot for which laser on time is 1/4 in an SST to split one picture element into four bits.例文帳に追加
１画素を４ビットに分割するＳＳＴにおいて、レーザＯＮ時間が１／４になるような孤立ドットでは、発光パルス幅が細くなり画像の再現性が悪化してしまう孤立ドットパターンの場合に、発光パルス幅が所定のパルス幅になるように画像データを補正することにより、再現性の高い高品位な画像形成形成装置を提供する。 - 特許庁
There are provided a first receiver for receiving a data signal constituted of a plurality of bits as a parallel signal, a second receiver for receiving a reference signal for capturing the parallel signal, and a simultaneous arrival judgement circuit which compares phases of all or a part of parallel signals with the reference signal and transmits a result of the comparison to parallel signal and reference signal sender sides.例文帳に追加
複数ビットで構成されるデータ信号を並列信号として受信する第１のレシーバと、並列信号の取り込みのための基準信号を受信する第２のレシーバと、並列信号の全部または一部の位相を基準信号と比較しその比較結果を並列信号および基準信号の送り手側に送信する同着判定回路とを備える。 - 特許庁
The prediction-error encoder 15 applies variable length coding to a group information expressing a group including the magnitude of the prediction error, and an additional bit expressing the specific value of the prediction error in the group; and encodes the prediction error subjected to variable length coding except for the lower-bit data in the additional bits, when the magnitude of the prediction error is larger than the predetermined level.例文帳に追加
予測誤差符号化部１５は、予測誤差の大きさの属するグループを示すグループ情報とそのグループの中の予測誤差の特定の値を示す付加ビットとを可変長符号化すると共に、予測誤差の大きさが所定値以上の場合において、その可変長符号化された予測誤差の付加ビットの下位ビットデータを符号化対象から除いて符号化する。 - 特許庁
Based on the field signals f1-f4, the ROM 300, 302, 304, 306 decode and output 4-line simultaneous selecting MLS operation results performed on the display patterns identified by the 1st to 4th bits of gradation data and the dummy display patterns corresponding thereto by using an orthogonal function specified by a combination of a scanning pattern and a dummy scanning pattern of a virtual electrode.例文帳に追加
ＲＯＭ３００、３０２、３０４、３０６は、走査パターンと仮想電極のダミーの走査パターンとの組み合わせにより規定される直交関数を用いて、階調データの第１〜第４ビットにより特定される表示パターンとこれに対応したダミーの表示パターンとに対して行った４ライン同時選択のＭＬＳ演算結果を、フィールド信号ｆ１〜ｆ４に基づき、デコード出力する。 - 特許庁
The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加
本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁
The radio mobile set for transmitting and receiving data with a base station compares the reception electric field intensities of a plurality of antennas by using the timing of a collision control bit which does not have to be received among collision control bits (E) in a sub frame or the timing of the collision control bit and a ramp (a guard time for burst transient response), and selects an antenna of a larger electric field intensity.例文帳に追加
基地局との間でデータを送受信する無線移動機において、サブフレーム中の衝突制御ビット（Ｅ）のうち、受信する必要のない衝突制御ビットのタイミングまたは衝突制御ビットと、ランプ（バースト過度応答用ガード時間）のタイミングを用いて複数のアンテナの受信電界強度を比較し、電界強度のより大きい方のアンテナを選択する。 - 特許庁
In the encoding rate controller and video data transmission system, bits are allocated to a current picture on the basis of previous encoding results without defining a relation between an encoding rate and the distortion.例文帳に追加
エンコーディング率と歪曲との関係を定義せずとも、従来のエンコーディング結果に基づいて現在のピクチャーにビットを割当て、現在のピクチャーの性質が以前のピクチャーと異なる場合、制限されたビットに合せるように強制せず、量子化スケール変化による追加ビットも使用せずにピクチャー内の多様な性質に適応して量子化スケールを設定するエンコーディング率制御器、及びビデオデータ伝送システムである。 - 特許庁
When an image for synthesis processing is present in a cut block in a block synthesis circuit 58, the upper eight bits of an image signal at the side of a frame memory 51 and an image signal at the side of a synthesis signal generation circuit 53 (or the side of a synthesis signal input circuit 54) are inputted for synthesis processing, and the synthesized data are stored at a working memory 56.例文帳に追加
ブロック合成回路５８では、切り出されたブロック内に合成処理を行う画像が存在する場合には、フレームメモリ５１側の画像信号及び合成信号生成回路５３側（または合成信号入力回路５４側）の画像信号それぞれの上位８ビットが入力され、合成処理が行われ、作業メモリ５６に合成されたデータが格納される。 - 特許庁
A pulse generation means 13 which repetitively and periodically outputs prescribed pulse signals, counters 14 and 15 counting pulse signals outputted from the pulse generation means, memories 17 and 18 having plural address input terminals where the counting output signals of the counters are applied and a signal output means 20 taking out plural signals for sequence control from the data output terminals of plural bits in the memories 17 and 18 are installed.例文帳に追加
所定のパルス信号を周期的に繰り返し出力するパルス発生手段１３と、それが出力するパルス信号を計数するカウンタ１４，１５と、それの計数出力信号が印加される複数のアドレス入力端子を有するメモリ１７，１８と、メモリ１７，１８の複数ビットのデータ出力端子からシーケンス制御用の複数の信号を取り出す信号出力手段２０とを設けたことを特徴とする。 - 特許庁
A measured packet 32 comprises time stamp information 37 inserted to a front part of a payload 36 of an original packet (general packet) 31 consisting of a header 33 including attribute information of the packet comprising a packet destination address, priority and a packet length or the like and of a payload 34 including (user) data carried by the packet and comprises identification bits denoting the measurement packet to a header 35.例文帳に追加
パケットの行き先アドレス、優先度、パケット長などから構成されるパケットの属性情報が含まれるヘッダ部分３３と、パケットが運ぶ（ユーザー）データであるペイロード部分３４とから構成されるオリジナルパケット（一般パケット）３１に対して、そのペイロード部分３６の前部にタイムスタンプ情報３７を挿入し、ヘッダ３５に、測定パケットであることの識別ビットを付加て測定パケット３２を構成する。 - 特許庁
The data of the payload part are detected from packet signals for which pseudo random signals indicated by an Nth generator polynomial are inserted to the payload part and transmitted, and are fetched as an initial value to a forward reference signal generation part 22 and a backward reference signal generation part 30 by the unit of N bits in an input order, and forward reference signals Pf and backward reference signals Pr are respectively generated.例文帳に追加
Ｎ次の生成多項式で示される擬似ランダム信号がペイロード部に挿入されて伝送されたパケット信号からそのペイロード部のデータを検出し、入力順にＮビット単位で順方向参照信号発生部２２および逆方向参照信号発生部３０に初期値として取り込ませ、順方向の参照信号Ｐｆおよび逆方向の参照信号Ｐｒをそれぞれ発生させる。 - 特許庁
To provide a noise reduction circuit for a semiconductor device that can reduce a high level noise caused by concentrated flowing of a momentary transient current (peak current) through power lines of IO buffers when many outputs are inverted in each semiconductor, using the IO buffer with an output in a plurality of bits and capable of a high output current capability, such as a data control circuit for plasma display and liquid crystal display.例文帳に追加
プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高いＩＯバッファを使用している半導体で出力の多数が反転した場合、出力ＩＯバッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
