「data bits」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

To make the edited data to be in a temporary erase state, when the entire TE bits of the selected contents are rewritten to the temporary erase state, the selected contents are substantially subjected to viewing and listening limitation.例文帳に追加

そこで、このテンポラリイレース状態とするために、選択されたコンテンツの全てのＴＥビットをテンポラリ・イレース・ステートに書き換えると、その選択されたコンテンツは実質上視聴制限状態となる。 - 特許庁

The laser beam modulated by the AOM 12R1 and the laser beam attenuated by the attenuator 44 are synthesized, by which the light quantity corresponding to the image data of the original N bits may be obtained.例文帳に追加

ＡＯＭ１２Ｒ_1 にて変調されたレーザ光と減衰器４４にて減衰されたレーザ光とを合成することにより、元のＮビットの画像データに対応する光量を得ることが可能となる。 - 特許庁

When the logical levels of two continuous data bits are equal, an equalizer 154 equalizes the incapsulated signal for decreasing the transmitting level of the second bit to a prescribed level.例文帳に追加

等化器１５４は連続する２つのデータビットの論理的レベルが同一な場合、二番目のビットの送信レベルの大きさを所定のレベルに減少させるためにインキャプシュレーションされた信号を等化する。 - 特許庁

The section 12 applies one-bit ADRC processing to pixel data of 3×3 pixels around it including a target pixel, thereby generating an ADRC code of 9 bits as a feature amount of the target pixel.例文帳に追加

クラスコード生成部１２は、注目画素を含むその周囲の３×３画素の画素データを１ビットＡＤＲＣ処理することで、注目画素の特徴量としての９ビットのＡＤＲＣコードを生成する。 - 特許庁

Additional data 1 and 2 are respectively inputted to right shifters 503 and 501 to be shifted to the right just for bits corresponding to variable length code word lengths respectively inputted from variable length coding tables 504 and 501.例文帳に追加

付加データ１、２は、夫々右シフタ５０３、５０１に入力され、可変長符号化テーブル５０４、５０１から夫々入力される可変長符号語長に対応するビット数分だけ、右にシフトされる。 - 特許庁

When the discrimination indicates an affirmative result, the priority of the data frame in the arbitration region is raised for the insertion of stuff bits in compliance with the rules of the CAN communication.例文帳に追加

その結果、肯定判定がなされた場合に、そのデータフレームの調停領域における優先度を、ＣＡＮ通信のルールに従ってスタッフビットが挿入される所定の高優先のものに変更する。 - 特許庁

To provide a signal processing circuit for luminescent devices which can prevent degradation of luminance resolution and perform nonlinear correction even with a simple circuit configuration, without increasing the number of bits of input data.例文帳に追加

入力データのビット数を大きくすることなく、輝度分解能の劣化を防ぎ、簡単な回路構成で非直線性の補正を行うことができる発光装置用信号処理回路を提供する。 - 特許庁

A first shifter 13 shits bits of the total sum of the bit data in a direction of the most significant bit by the number of power times as to each number of powers of terms of ak=1 in the denominator of the approximate value to calculate each shift value.例文帳に追加

第１シフタ１３は、ビットデータの総和を近似値の分母のａｋ＝１の項の各冪乗数について冪数の回数分、上位桁方向にビットシフトして、各シフト値を算出する。 - 特許庁

To drastically reduce the data holding current by efficiently relieving bits with a low error rate in a pause refresh drop distribution and making a refresh period longer than the ability of a pause refresh.例文帳に追加

ポーズリフレッシュ落ちこぼれ分布においてエラー率の低いビットを効率良く救済して、ポーズリフレッシュ実力以上にリフレッシュ周期を長周期化して、データ保持電流の大幅な低減を実現する。 - 特許庁

The control section 110 requests image data at high bits to the image output device 111 through a signal conductor 114 when the result of the decision of the still image/moving image decision section 108 is the still image.例文帳に追加

また、制御部１１０は、静止画／動画判断部１０８の判断結果が静止画であった場合に、信号線１１４を介して、画像出力装置１１１に、高ビットの映像データを要求する。 - 特許庁

To provide a multi-channel data transmitter/receiver to enable selection of a channel bit with the small number of bits when a usable channel among multi-channels belonging to a prescribed frequency band is selected.例文帳に追加

規定の周波数帯域に属する多チャネルの中の使用可能なチャネルを選択する際に、少ないビット数によりチャネルビットの選択を行うことを可能にした多チャネルデータ送受信機を提供する。 - 特許庁

When 16-bit data are, for example, compressed to 4 bits, one side output terminals of at least sixteen amplifiers 22 are respectively connected to sixteen signal lines (RD0 to RD15) 23.例文帳に追加

たとえば、１６ビットのデータを４ビットに圧縮する場合、少なくとも１６個の増幅器２２の、一方の出力端子は、１６本の信号線（ＲＤ０〜ＲＤ１５）２３にそれぞれ接続する。 - 特許庁

The MCS decision part 302 performs the MCS selection again on the basis of the number of the bits of the HS-PDSCH from the physical channel bit number calculation part 307 at the time of the first retransmission of the packet data.例文帳に追加

ＭＣＳ決定部３０２は、パケットデータの１回目の再送時に物理チャネルビット数算出部３０７からのＨＳ−ＰＤＳＣＨのビット数に基づいて再度ＭＣＳ選択を行う。 - 特許庁

To realize high bits of data by preventing influence on conversion errors due to a noise on a reference node or the comparison accuracy of a comparator, in an imaging device equipped with an A/D converter.例文帳に追加

ＡＤ変換器を備えた撮像装置において、リファレンスノードに載るノイズや比較器の比較精度などを原因とする変換誤差の影響を防止して、データの高ビット化を図ることができるようにする。 - 特許庁

When the data to be transmitted are divided into blocks, one block is given variable length up to M bits; and the first block has ≤M-bit length and the second and succeeding blocks have M-bit fixed length.例文帳に追加

送信すべきデータを複数のブロックに分割するときに、１ブロックを最大Ｍビットまでの可変長とし、最初の１ブロックめをＭビット以下、２ブロックめ以降をＭビット固定長とにブロック分割する。 - 特許庁

Also, when the bits are in a state in which the flag of the CGMS-D is detected and it is indicated that indication is performed for a recording apparatus so as to conform to it, the recorder does not take in input data of contents.例文帳に追加

また、ＣＧＭＳ−Ｄのフラグを検知してそれに従うよう記録装置に指示することを示す状態であれば、記録機は入力されたコンテンツのデータの取り込みを行わない。 - 特許庁

To provide a look-up table(LUT) with which a ROM is prevented as much as possible from being wasted by a difference in the numbers of output bits between a RAM used as 10T and a ROM storing data.例文帳に追加

ルックアップテーブルとして使用したＲＡＭとデータを記憶したＲＯＭの出力ビット数の違いによりＲＯＭに無駄が発生するのを極力防ぐようにしたルックアップテーブルを得ること。 - 特許庁

To provide a matrix type display device capable of increasing the expressible number of gradations without increasing the number of bits of the data, and capable of improving greatly the quality of a display picture image.例文帳に追加

データのビット数を多くすることなく表現できる階調数を増大することができ、表示画像の品位を飛躍的に向上させることができるマトリクス型表示装置を提供する。 - 特許庁

Current is passed into the stack from a current source (102), a torque is generated between the adjacent magnetic layers at the respective positions by spin momentum transfer, and the direction of magnetization is determined, so that the data bits are stored.例文帳に追加

電流源（１０２）からスタック内に電流を流して、スピン運動量移動により、各位置の隣の磁気層の間にトルクを発生させて磁化の方向を決めることによりデータ・ビットを記憶する。 - 特許庁

A PCM-PWM conversion part 20 generates a pulse signal having a duty ratio corresponding to the value of (n-1) bits except the sign bit of (n)-bit input data inputted to the digital amplifier 10.例文帳に追加

ＰＣＭ−ＰＷＭ変換部２０は、デジタルアンプ１０に入力されるｎビットの入力データの中の符号ビットを除く（ｎ−１）ビットの値に応じたデューティ比を有するパルス信号を生成する。 - 特許庁

The controller is operable during a write operation to receive a word of data bits and detect a defective array in the selected virtually aligned set of memory arrays (302, 312, and 322).例文帳に追加

前記コントローラは、データビットのワードを受け、且つ、メモリアレイ(302,312,322)における選択された仮想的に位置合わせされたセット内において欠陥のあるアレイを検出するように、書き込み動作中に動作可能である。 - 特許庁

A clock frequency can, therefore, be decreased by adjusting the number of bits of the video data adaptively to the bandwidth of the external memory, and consequently power consumption is reducible.例文帳に追加

従って、外部メモリの帯域幅に対応するように映像データのビット数を調節することによって、クロック周波数を減少させることができ、その結果、消費電力を減少させることができる。 - 特許庁

The analog/digital converter 3 has a transmission function for sending the digital signals as serial signals, successively containing addresses for specifying the pressure sensors 2A, 2B and 2C and data, corresponding to the number of bits.例文帳に追加

アナログ−デジタル変換器３は、圧力センサ２Ａ、２Ｂ、２Ｃを特定するアドレスとビット数に応じたデータとを連続して配置したシリアル信号としてデジタル信号を送信する送信機能を備えている。 - 特許庁

Moreover, during mode setting operation, the input-output circuits are constituted so that the operating characteristic is modified, in response to the respective control bits received through the respective data input-output pins.例文帳に追加

また、モードセット動作の間に、入出力回路は、それぞれのデータ入出力ピンを通じて受信されるそれぞれの制御ビットに応答して、その動作特性を変更するように構成される。 - 特許庁

The control circuit 20 switch-controls the first switch array section SAR1 of the first D/A conversion section DAC1 to dynamically change the allocation of capacitors for bits of input digital data.例文帳に追加

制御回路２０は、入力デジタルデータの各ビットに対するキャパシターの割り当てを動的に変化させるスイッチ制御を第１のＤ／Ａ変換部ＤＡＣ１の第１のスイッチアレイ部ＳＡＲ１に対して行う。 - 特許庁

The control circuit 20 switch-controls the switch array section 51 to dynamically change the allocation of the first type capacitors 1C and the second type capacitors 3C for bits of the input digital data.例文帳に追加

制御回路２０は、入力デジタルデータの各ビットに対する第１型キャパシター１Ｃと第２型キャパシター３Ｃの割り当てを動的に変化させるスイッチ制御をスイッチアレイ部５１に対して行う。 - 特許庁

In this resolution compression method for compressing the lower bit of the waveform data, the lower bits to be compressed are integrated, and correction for adding '+1' to a higher bit is executed at the carry time as the result of integration.例文帳に追加

波形データの下位ビットを圧縮する解像度圧縮方法において、圧縮すべき下位ビットを積算し、積算結果桁上がりした時点で上位ビットに“＋１”する補正を実行する。 - 特許庁

To shorten a processing time by omitting gray level correction processing and to suppress an increase in the processing time by reducing a memory capacity even if input data to gray level correction processing have many bits.例文帳に追加

階調補正処理を省略し、処理時間の短縮を図り、更に階調補正処理への入力データのビット数が多い場合でもメモリ量の低減を実現し処理時間を増大を抑える。 - 特許庁

The semiconductor device includes a plurality of memory cells MC storing data of two bits per one cell; and a first reference cell RC1 and a second reference cell RC2 shared by the plurality of memory cells MC.例文帳に追加

本発明は、１セルあたり２ビットのデータを記憶する複数のメモリセルＭＣと、複数のメモリセルＭＣにより共有される第１リファレンスセルＲＣ１及び第２リファレンスセルＲＣ２を備える。 - 特許庁

When low-rank bits represent predetermined data, a first selection voltage (VL) selected in the first selection circuit (16) is directly output to a third node (N3) without routing the first buffer (11) and the second buffer (12).例文帳に追加

また、下位ビットが所定のデータのときに、第１バッファ（１１）と第２バッファ（１２）を介さないで、第１選択回路（１６）で選択した第１選択電圧（ＶＬ）を第３ノード（Ｎ３）に直接出力する。 - 特許庁

A first method consists of a step of continuously reading bits constituting a data set from the different parts of the disk, a step of continuously correcting bit errors to confirm at least part of data read from the disk, and a step of finishing the reading when the confirmation of the data set is successfully made in the error correcting step.例文帳に追加

第１の方法は、ディスクの異なる部分から、データセットを形成するビットを連続的に読み出すステップと、ビットを連続的に誤り訂正して、ディスクから読み出されるデータの少なくとも一部を確認するステップと、誤り訂正ステップによってデータ・セットの確認に成功すると読出しを終了するステップとから成る。 - 特許庁

The PPCM sink information includes the number of samples per packet (40, 80, or 160, depending on the sampling frequency), a data rate ['0', when it is VBR(variable bit rate): an identifier showing that data in the sub-packet are compressed data], sampling frequency and the number of quantizing bits, channel allocating information, and the like.例文帳に追加

ＰＰＣＭシンク情報は１パケット当たりのサンプル数（サンプリング周波数ｆｓに応じて４０、８０又は１６０）、データレート（ＶＢＲの場合には「０」：サブパケット内のデータが圧縮データであることを示す識別子）、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁

A practical tone number is increased by expanding (n)-bit input image data by α bits by an original data bit expanding unit (5) and smoothing a gradation increased by the bit expansion (6) by a linear (m)-order ε filter unit by using an (m)-order linear horizontal ε filter for (n+α)-bit original data.例文帳に追加

原データビット拡張部によりｎビットの入力画像データをαビット分ビット拡張し（５）、一次元ｍ次εフィルタ部によりｎ＋αビットの原データに対してｍ次の一次元水平εフィルタを用いてビット拡張により増えた階調を平滑化する（６）ことで、実効的な階調数を増やす。 - 特許庁

A horizontal adjacent data change reduction part 17 transmits polarity signals which have less bits changing from the last internal video data ID between an inverted signal of the operation results and a polarity signal showing a negative polarity, and a signal representing the operation results itself and a polarity signal indicating a positive polarity as current internal video data ID.例文帳に追加

水平隣接データ変化削減部１７は、演算結果の反転信号および負極性を示す極性信号と、演算結果自体を示す信号および正極性を示す極性信号とのうち、前回の内部映像データＩＤから変化するビットの少ない方を、今回の内部映像データＩＤとして送信する。 - 特許庁

The newly created symbol constellation may be stored in a storage medium, such as volatile or non-volatile storage, or also immediately used for data transmission by mapping bits of data to the symbol constellation and by transmitting the mapped data to a receiver of a frequency domain parallel modulation system.例文帳に追加

新しく作成されたシンボル配置は、記憶媒体、例えば、揮発性又は不揮発性記憶装置の中に記憶されるか、データのビットをシンボル配置にマッピングし、マッピングされたデータを周波数領域並列変調システムの受信機に送信することによって、データ送信のために即時に使用されてもよい。 - 特許庁

A MIMO wireless system comprises: a parser that parses a bitstream into multiple spatial data streams; and multiple interleavers corresponding to the multiple spatial data streams, where each interleaver interleaves the bits in the corresponding spatial data stream by performing frequency rotation after an interleaving operation, to increase diversity of the wireless system.例文帳に追加

ＭＩＭＯ無線システムは、ビットストリームを多数の空間データストリームにパスするパーザと多数の空間データストリームに対応する多数のインターリーバを含み、ここでそれぞれのインターリーバは無線システムのダイバーシティ増加のため、インターリビング動作後、周波数ローテーションをすることによって対応する空間データストリーム上のビットをインターリーブする。 - 特許庁

The PPCM sync information includes the number of samples per packet (40, 80 or 160 according to sampling frequencies fs), a data rate ('0' in the case of VBR: an identifier showing that the data in the sub-packet are compressed data), the sampling frequency fs, the number of quantization bits Qb and channel allocation information, etc.例文帳に追加

ＰＰＣＭシンク情報は１パケット当たりのサンプル数（サンプリング周波数ｆｓに応じて４０、８０又は１６０）、データレート（ＶＢＲの場合には「０」：サブパケット内のデータが圧縮データであることを示す識別子）、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁

In the counter circuit 30, a conversion decoder 32 converts ejection amount data fetched in four bits to four-bit data correlated beforehand to either one of a plurality of counters 43a-43d, 53a-53d, the converted data is output to the respective counters, and the eight counters provided in the counter circuit 30 count the ejection amounts of inks.例文帳に追加

カウンタ回路３０は、４ビットで入力した吐出量データから複数のカウンタ４３ａ〜４３ｄ，５３ａ〜５３ｄのうちいずれか１つに予め対応付けられた４ビットのデータへ変換デコーダ３２で変換し、この変換したデータを各々のカウンタへ出力してインク吐出量を８個設けられたカウンタによりカウントする。 - 特許庁

The PPCM sync information contains the number of samples per one packet (40, 80, or 160 according to sampling frequencies), a data rate ('0' in the case of VBR: being an identifier indicating that data in the sub- packet are compressed data), and the sampling frequencies fs and the number of quantized bits Qb, and channel allocation information.例文帳に追加

ＰＰＣＭシンク情報は１パケット当たりのサンプル数（サンプリング周波数ｆｓに応じて４０、８０又は１６０）、データレート（ＶＢＲの場合には「０」：サブパケット内のデータが圧縮データであることを示す識別子）、サンプリング周波数ｆｓ及び量子化ビット数Ｑｂ、チャネル割り当て情報などを含む。 - 特許庁

Further, when cell data having no data at a payload part in the synchronous cell data are detected, a free cell detection signal is generated, the delay means stops operating when the free cell detection signal is generated, and a fixed value is outputted as a delay result as to a specific number bits right after the operation starts thereafter.例文帳に追加

更に、同期セルデータ中のペイロード部にデータが含まれていないセルデータが検出されると、空きセル検出信号が生成され、遅延手段は、空きセル検出信号が生成されているときには動作を停止し、その後の動作開始直後からの所定のビット数分については固定値を遅延結果として出力する。 - 特許庁

Serial data 101 inputted to a data distribution circuit 1 are distributed to one of n pieces of the cells for which 512 bits are one unit on this memory 3 specified by an address 102 and the data are stored in the address specified by a bit address generator 2 for moving the address by one bit each by a clock 102.例文帳に追加

データ振分け回路１に入力されたシリアルデータ１０１をアドレス１０２で指定されたメモリ３上の５１２ビットを一単位としたｎ個のセルのうちの一つのセルに振分け、クロック１０２によって１ビットずつアドレスを移動するビットアドレス発生器２の指定するアドレスにデータを格納する。 - 特許庁

When the plus/minus sign bit of the variable-length decoded multimedia data is '0' (S16: Yes), a specific value (a) is subtracted from a numeral (m) indicating in which place the most significant bit of the multimedia data is to calculate the number (n) of composite bits which can be rewritten into data for retrieval (S18).例文帳に追加

続いて、その可変長復号化されたマルチメディアデータの正／負符号ビットが「０」である場合は（Ｓ１６：Ｙｅｓ）、そのマルチメディアデータの最上位ビットが何ビット目であるかを示す数値ｍから所定値ａを減算し、検索用データに書き換えることができる合成ビット数ｎを演算する（Ｓ１８）。 - 特許庁

A CRC calculating part 71, when it is supplied with decoding data from the E1-th bit of an end bit of a data rate R1 to the (Ei-L)-th bit ahead of L bits, calculates with the decoding data for providing a CRC, and the calculation result is copied to a CRC calculating part 72.例文帳に追加

ＣＲＣ算出部７１は、受信データの先頭ビットから、データレートＲ1の終端ビットである第Ｅ1番目のビットからＬ個前の第（Ｅi−Ｌ）番目のビットまでの復号データが供給されたとき、その復号データに対して、ＣＲＣ算出のために演算を行い、その演算結果を、ＣＲＣ算出部７２に複製する。 - 特許庁

The multiple-length arithmetic circuit performs read access of the multiple- length data in each processing unit of a plurality of bits, performs a partial operation of read data, performs write access of partial operation results, also repeats processing for transferring operation information necessary to the next partial operation to the next partial operation and operates the multiple-length data.例文帳に追加

多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行う。 - 特許庁

The bus controller has a finite state machine 11 for controlling the output of data direction signals (RDir and WDir) for instructing the data direction of external bus access, address output and data output on the basis of the transition of a state code (STN) of plural bits in response to the request of the CPU.例文帳に追加

バスコントローラは、中央処理装置の要求に応答して、外部バスアクセスのデータ方向を指示するデータ・ディレクション信号（ＲＤｉｒ，ＷＤｉｒ）の出力、アドレス出力、及びデータ入出力を、複数ビットのステートコード（ＳＴＮ）の遷移に基いて制御する有限状態マシン（１１）を有する。 - 特許庁