「data bits」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

Bit map image data corresponding to an alphabet 'A' is developed in a print developing buffer and, in case of heading print, respective bits composing the bit map image data are read out sequentially from an upper line to a lower line and from left to right in each line before being fed to a print head and printed.例文帳に追加

アルファベットの「Ａ」に対応するビットマップイメージデータが印字展開バッファに展開され、ビットマップイメージデータを構成する各ビットが、頭出し印字の場合、上のラインから下のラインへ順に、かつ各ラインにおいては、左から右の順に読み出され、印字ヘッドに供給されて印字される。 - 特許庁

Next, the block unit interleaver performs interleave B being processing for input of data with respect to (NC-ND)×NB×NA bits being a parity part of an inner code indicated as P in the product code in the order of the column direction as one direction by NB bit, and for reading the data in an order of a row direction as another direction.例文帳に追加

次に、ブロック単位インタリーバは、積符号のうち、Ｐに示される内符号のパリティ部分である（NC-ND）×NB×NAビットに対して、データを、NBビット毎に、一方の方向としての列方向の順に入力し、他方の方向としての行方向の順に読み出す処理であるインタリーブＢを行う。 - 特許庁

The circuit relates to a multi-level shifter circuit for a flat-panel source driver, comprising a voltage dropper for dropping a source voltage and outputting a dropped source voltage, and a plurality of level shifters to which the dropped source voltage is applied in common to receive data bits and convert the level of the data.例文帳に追加

電源電圧を降下させて、降下された電源電圧を出力する電圧降下部、及び降下された電源電圧を共通に使用し、複数ビットのデータを受けて、そのレベルを変換させる複数個のレベルシフタを備えることを特徴とする平面パネルソースドライバのマルチレベルシフタ回路。 - 特許庁

This line switching device outputs multiplex digital signals on one input highway line-switched by a data block unit, composed of (n) bits to the same time slot on (m) pieces of output highways.例文帳に追加

本発明は、ｎビットからなるデータブロック単位で回線交換される１入力ハイウェイ上の多重化ディジタル信号を、ｍ個の出力ハイウェイ上の同一タイムスロットに出力する回線交換装置に関する。 - 特許庁

In some cases, the configuration memory address and associated configuration data are connected to a packet with a bit size (for example, 64 bit) of a second memory address larger than that (for example, 32 bits) of a first memory address.例文帳に追加

コンフィギュレーションメモリアドレス及び関連されるコンフィギュレーションデータは、第一のメモリアドレスのビットサイズ（たとえば３２ビット）よりも大きな第二のメモリアドレスのビットサイズ（たとえば６４ビット）を有するパケットに結合される場合がある。 - 特許庁

To eliminate the need of a circuit for suppressing changeover bits by taking the difference of every other image data of the same color in order to take out signals with less changes continuously when the respective colors point-sequentially coexist and are outputted.例文帳に追加

各色が点順次に混在して出力されると、連続して変化の少ない信号を取り出すためには、１つ飛ばしの同色の画像データの差分を取ることで切り替わりビットを抑える回路が必要になる。 - 特許庁

To provide an apparatus and method for transmitting transport format combination indicator bits to be used when transmitting data of a downlink shared channel among channels to be used in an asynchronous mobile communication system.例文帳に追加

非同期移動通信方式において、使用するチャンネルのうちダウンリンク共有チャンネルのデータを伝送するときに使用される伝送形式組合表示ビットを伝送する装置及び方法を提供すること。 - 特許庁

A control signal generating section 30 detects start and stop bits included in the transmission data TD and controls an enable/disable state of a driver 22 and a receiver 24 provided to the communication section 20 depending on a result of the detection.例文帳に追加

制御信号生成部３０は送信データＴＤに含まれるスタートビット及びストップビットを検出し、この検出結果に応じて通信部２０に設けられるドライバ２２及びレシーバ２４のイネーブル／ディスエーブルを制御する。 - 特許庁

To reduce errors without the need for expansion of the bit length or for additional bits in the case of hierarchical coding where high-order hierarchical data are generated by a sum or a mean value of four adjacent pixels in a low-order layer.例文帳に追加

下位階層の隣接する４画素の合計値または平均値によって上位階層データを形成する階層符号化において、ビット長の拡張または付加ビットを必要とせずに誤差を軽減する。 - 特許庁

To provide a digital / analog conversion circuit capable of converting digital data having a greater number of bits with high accuracy while suppressing increase of an occupied area of transistors, and to provide an electrooptic apparatus and an electronic apparatus.例文帳に追加

トランジスタの占有面積が大きくなるのを抑制しつつ大きなビット数を有したデジタルデータをアナログ信号に精度良く変換することができるデジタル・アナログ変換回路、電気光学装置及び電子機器を提供する。 - 特許庁

To provide a image processing system capable of effectively and generally processing by optimizing the number of bits of image data, an image processing method, a program for executing the image processing method and a storage medium storing the program.例文帳に追加

画像データのビット数を最適化することで、全体的に効率的な処理を行える画像処理装置、画像処理方法、画像処理方法を実行するプログラム及びそのプログラムを記憶した記憶媒体を提供する。 - 特許庁

The method includes a step for indicating an end position of a final SDU (service data unit) transmitted by a PDU and not attaching the length indication field comprising multiple bits to the PDU, if certain conditions are met.例文帳に追加

方法は、所定の条件に合致した場合に、上記ＰＤＵで搬送される最後のＳＤＵ（サービスデータユニット）の終了位置を示し、複数ビットからなる長さ指示フィールドを上記ＰＤＵに添付しない段階を含む。 - 特許庁

A DPCCH separating part 4 extracts a PILOT part(105) and TFCI part(107) from the DPCCH data(102), and a PILOT error bit detecting part 7 outputs the number of PILOT error bits (106).例文帳に追加

ＤＰＣＣＨ分離部４は、ＤＰＣＣＨデータ（１０２）からＰＩＬＯＴ部分（１０５）及びＴＦＣＩ部分（１０７）を抜き出し、ＰＩＬＯＴ誤りビット検出部７は、ＰＩＬＯＴ誤りビット数（１０６）を出力する。 - 特許庁

At the time, operation of each data amplifier is controlled by read-mask signals RM0 to RM7, only the prescribed bit selected arbitrarily is amplified ordinarily and outputted, and amplified output of the other bits is fixed to a L level.例文帳に追加

このとき、各データアンプの動作をリードマスク信号ＲＭ0〜ＲＭ7によって制御し、任意に選択した所定のビットのみを通常通り増幅して出力させ、他のビットは増幅出力をＬレベルに固定する。 - 特許庁

At this time, the receiver 20 decides an error level 37 of the systematic bits which remains after the decoding based on dispersion of the second soft decision data, and furthermore, notifies the error level 37 to the transmitter 10.例文帳に追加

この時、受信機２０は、前記第２の軟判定データの分散に基づき、前記復号後に残留する前記組織ビットの誤りレベル３７を判定すると共に、誤りレベル３７を送信機１０へ通知する。 - 特許庁

The data processed by the (n+m)-bit adder 122 is stored in the (n+m)-bit frame memory 126 and provided to a bit length conversion unit 129 to be subjected to rounding and the like when truncating m-bits.例文帳に追加

ｎ＋ｍビット加算器１２２の処理を経たデータは、ｎ＋ｍビットフレームメモリ１２６に記憶されるとともに、ビット長変換部１２９に供給され、ｍビットの切り捨てを行う際に四捨五入などがなされる。 - 特許庁

The method includes the steps of: generating a paging channel message which is combined with a Walsh sequence having a length equal to or greater than 2m; and transmitting the paging channel message at a data rate less than 480 bits/sec (bps).例文帳に追加

２ｍ以上の長さを持つウォルシュ系列と組み合わせられるページング・チャネル・メッセージを生成するステップと、４８０ビット／秒未満（ｂｐｓ）のデータ・レートでページング・チャネル・メッセージを送信するステップと、を含む。 - 特許庁

To provide a technology through which higher compression efficiency of attribute data represented by a plurality of bits can be expected while utilizing an ordinary reversible encoding technology.例文帳に追加

本発明によれば、画像データの各画素毎の属性データの場合、隣り合う画素の属性データが同じになるよりも、ビット位置同士が同じになる確率が高いので、属性データの符号化効率を高くすることが可能になる。 - 特許庁

The 1st memory chips 10a-10d have memory cells being a storing means to store data but do not have redundant memory cells being a redundant storing means to relieve error bits in the memory cells.例文帳に追加

第１のメモリチップ１０ａ〜第１のメモリチップ１０ｄは、データを記憶するための記憶手段であるメモリセルを有するが、メモリセルのエラービットを救済するための冗長記憶手段である冗長メモリセルを有していない。 - 特許庁

When requested access is for data read to the memory array 100, the semiconductor storage device 10 sets the maximum count value in the carry-up part 111 of the address counter 110 to 256 bits.例文帳に追加

一方、半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの読み出しである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を２５６ビットに設定する。 - 特許庁

The correction coefficient prediction circuit 6 predicts correction coefficient predicted value in a bit among the bits of white data in the main scanning direction, on the basis of at least a preceding adjacent bit to the bit in the main scanning direction.例文帳に追加

補正係数予測回路６は、白データの主走査方向ビット中のあるビットの補正係数予測値を、前記あるビットよりも主走査方向において前の隣接ビットを少なくとも基にして予測する。 - 特許庁

In a Viterbi decoding process in PR (1. 1) waveform equalization, same signals ('00' or '11') are always recorded for 2 bits or more continuously in a margin area between data areas.例文帳に追加

ＰＲ（１．１）波形等化におけるビタビ復号処理の場合、データ領域とデータ領域間に設けられたマージン領域の間に必ず同じ信号（“００”または”１１”）が２ビット以上連続して記録されるようにする。 - 特許庁

To achieve bit alignment in the case that digital processing is performed on quantized data of a plurality of bits outputted from an A/D converter, without using a high-grade timing control technique or a reset circuit of a demultiplexer element.例文帳に追加

ＡＤ変換器から出力された複数ビットの量子化データをデジタル処理する場合におけるビットアラインメントを、高度なタイミング制御技術や、デマルチプレクサ素子のリセット回路を用いることなく実現する。 - 特許庁

To provide an arithmetic processing unit and an arithmetic processing method which allows for scaling with optimum quantization error without causing data saturation, when a frequency domain signal after FFT is represented by a predetermined number of bits.例文帳に追加

ＦＦＴ後の周波数ドメイン信号を所定のビット数で表す際に、データの飽和を起こさず最適な量子化誤差となるようにスケーリングすることができる演算処理装置および演算処理方法を提供する。 - 特許庁

To detect the suction air volume with high resolution by distinguishing a following current/a backflow while restraining the number of bits of data in detecting the suction air volume by an air flowmeter with the backflow detecting function.例文帳に追加

逆流検知機能付のエアフロメータによる吸入空気量の検出において、データのビット数を抑制しつつ、高い分解能で吸入空気量を順流・逆流を区別して検出できるようにする。 - 特許庁

Then a bit stream generating section 17 shifts the transform coefficient of each band component by the number of bits corresponding to the priority according to priority data PD3 obtained from a priority table 24 to produce a multi-layer.例文帳に追加

そしてビットストリーム生成部１７は、優先度テーブル２４から得た優先度データＰＤ３に従って、各帯域成分の変換係数を優先度に対応するビット数だけシフトさせてマルチレイヤーを生成する。 - 特許庁

The selection control signal generating circuit 253 divides the significant and insignificant bits of metric at least based on data AM0 and AM1 to generate control signals SEL and SL representing a decision statement for selection.例文帳に追加

選択用制御信号生成回路２５３は、少なくともデータＡＭ０，ＡＭ１に基づいて、メトリックの上位ビットと下位ビットとを分割して、選択用の判定文を示す制御信号ＳＥＬ，ＳＬを生成する。 - 特許庁

The pointer of a read pointer circuit 313 is updated according to a clock signal CLKIN, data of a buffer indicated by the pointer thereof are read out from each ring buffer 305 of bits #0-#(n-1) and are stored in a reception register 314.例文帳に追加

リードポインタ回路３１３のポインタは、クロック信号ＣＬＫＩＮに従って更新され、ビット＃０〜＃（ｎ−１）のそれぞれのリングバッファ３０５から、そのポインタが示すバッファのデータが読み出されて、受信レジスタ３１４に格納される。 - 特許庁

A data connection part 17 connects additional bits, where watermark information has been embedded by the embedding processing part 16 and the code word extracted by the variable length code decoding part 10 to generate a variable length code.例文帳に追加

データ連結部１７は、埋め込み処理部１６によって透かし情報が埋め込まれた付加ビットと可変長復号化部１０によって抽出された符号語とを連結して可変長符号を生成する。 - 特許庁

In the process of this conversion process, specific bits in the base data region 24 are picked out for access in accordance with whether that is via a read-modify-write operation or a masked read operation as appropriate.例文帳に追加

この変換の過程で、読取り・変更・書込みの動作によるアクセスであるか、またはマスクされた読取り動作によるアクセスであるかに従って、ベース・データ領域２４内の特殊のビットがアクセスのために取り出される。 - 特許庁

When the voice data of the unit section are reproduced and outputted, the ratio of the occupation of a voiceless part of the unit section is calculated from the voiced/voiceless sound discrimination information of the 12,000 bits and the reproduction magnification X of voiced sound parts is determined.例文帳に追加

該単位区間の音声データの再生出力時に、１２０００ビットの有音無音識別情報から、該単位区間の無音部分が占める割合を算出し、有音部分の再生倍率Ｘを決定する。 - 特許庁

Data D of 6N bit unit are subjected to BPSK modulation up to an Nth bit, subjected to QPSK modulation up to a 2N-th bit, subjected to 16QAM modulation up to a 4N-th bit, and subjected to 64QAM modulation over 6N bits as a whole.例文帳に追加

６Ｎビット単位のデータＤは、Ｎビット目までがＢＰＳＫ変調され、２Ｎビット目までがＱＰＳＫ変調され、４Ｎビット目までが１６ＱＡＭ変調され、６Ｎビット全体が６４ＱＡＭ変調される。 - 特許庁

By this reason, the NAND flash memory 108 and the processor 110 are configured to avoid that the ECC (bit error) error of maximum n bits detectable by devices and generated during data read.例文帳に追加

これにより、ＮＡＮＤ型フラッシュメモリ１０８およびプロセッサ１１０は、データ読み出しの際に生じるデバイスが検出可能である最大ｎビットのＥＣＣ（ビット化けエラー）エラーを回避するように構成されている。 - 特許庁

In a first pipe line stage, words to be retrieved with prescribed bits are extracted from input data in a predetermined clock cycle, and the words to be retrieved are encoded by the second distance index, and outputted to the associative memory core 13.例文帳に追加

第１パイプラインステージにおいて、入力データから所定ビットの被検索ワードを所定のクロックサイクルで抽出し、この被検索ワードを第２の距離指標で符号化して連想メモリコア１３へ出力する。 - 特許庁

The wireless key 3 encrypts the key authentication information 17, and transmits a portion (low-order 32 bits) of the encrypted key authentication information as key extraction data to the vehicle 1 during transmitting a key signal Skd to the vehicle 1 in accordance with a button operation.例文帳に追加

ワイヤレスキー３は、ボタン操作に伴いキー信号Ｓkdを車両１に発信する際、キー認証情報１７を暗号化して、この一部（下位３２ビット）をキー抽出データとして車両１に発信する。 - 特許庁

To improve compressibility in the case of the predictive encoding of a multichannel voice signal in consideration of the fact that high-order bits of respective channels of the multichannel voice signal strongly correlate with one another and low-order bit data do not correlate.例文帳に追加

複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁

The solution of a scanner 5 is increased, as much as possible, and the number of bits to one pixel is set so as to be large, and a photographic original 3 is scanned under the same conditions at all times, and master data 7 are prepared, and recorded in a master archive 9.例文帳に追加

スキャナ５の解像度をできるだけ高く、１ピクセルに対するビット数を大きく設定し、常に同一条件で、写真原稿３をスキャンし、マスターデータ７を作成し、マスターアーカイブ９に記録する。 - 特許庁

Then, a decoding circuit 204 outputs a pulse width modulation signal by using either of the results of coincidence according to the result of decoding by the frame number 240 and lower order (b) bits of the gradation data.例文帳に追加

そして、デコード回路２０４において、フレーム番号２４０と、階調データの下位ｂビットとによるデコードした結果に応じて、いずれか一方の一致検出結果を用いてパルス幅変調信号として出力する。 - 特許庁

When obtaining a decoded image by decoding a quantization parameter QP and a quantization value L from coded data and performing dequantization to obtain a transformation coefficient K, the number of bits required for an intermediate result of dequantization calculation is reduced.例文帳に追加

符号化データから量子化パラメータＱＰと量子化値Ｌを復号し、逆量子化して変換係数Ｋを求め復号画像を得るに際し、逆量子化計算の中間結果で必要なビット数を低減する。 - 特許庁

To properly realize serial transmission of digital data configuring a 4:4:4 form HD signal and a D-Cinema signal whose quantization bit number exceeds 10 bits or the like by utilizing an existing circuit configuration component.例文帳に追加

４：４：４形式ＨＤ信号，量子化ビット数が１０ビットを越えるＤ−Ｃｉｎｅｍａ信号等を形成するディジタルデータのシリアル伝送を、既存の回路構成要素を利用して、適切に実現できるものとする。 - 特許庁

Data bits necessary for setting up a state machine attached to a USB node including a non-volatile memory to a converter for a signal outputted from a computer peripheral device or an improved converter are previously programmed.例文帳に追加

不揮発性メモリを有するユニバーサルシリアルバスノードに、取付けられたステートマシンが、コンピュータ周辺装置からの信号用の変換器または改良された変換器となるよう設定するのに必要なデータビットを予めプログラムする。 - 特許庁

A plurality of driving waveform data for generating a driving waveform are accumulated sequentially at an accumulation frequency alterable freely and accumulation results of a plurality of bits are subjected to digital/ analog conversion and outputted as an analog signal.例文帳に追加

駆動波形を生成するための複数の駆動波形データを、随時変更可能な累算頻度で順次累算し、累算された複数ビットの累算結果をデジタル／アナログ変換してアナログ信号として出力する。 - 特許庁

The demodulation apparatus includes the code table wherein mutually similar codewords are mutually grouped and disposed among codewords, and a soft demodulator for calculating probabilities of bits comprising the codewords to generate a soft demodulation value of a data word.例文帳に追加

コードワードのうち相互類似したコードワードは、相互グループ化されて配置されたコードテーブル及びコードワードを構成する個々のビットの確率を計算し、データワードのソフト復調値を生成するソフト復調器を含む復調装置。 - 特許庁

Since the more significant redundant memory cells only require 1 bit, the redundant memory cells of only 3 bits are required by storing, in the more significant redundant memory cells, information indicating whether a defect exists or not as well as positional information of the defect with respect to the least significant bit data.例文帳に追加

その際、上位の冗長メモリセルは１ビットのみでよいため、上位の冗長メモリセルに最下位の不良の有無／不良位置情報を格納させることで、冗長メモリセルとしては３ビットで済む。 - 特許庁

A bit number calculation part 111 virtually divides a picture corresponding to inputted picture data into prescribed squares, and the number of squares of representation other than a background color is calculated and is outputted as the number of used bits.例文帳に追加

ビット数算出部１１１は、上記入力された画像データに対応した画像を仮想的に所定のマスで区切り、各マスが背景色以外の表示のマスの数を算出して使用ビット数として出力する。 - 特許庁