「data bits」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

A carry signal 111 outputted from a redundant binary adder 101 is defined as the 1st input with a code bit 113 of the redundant binary addition result 112 defined as the 2nd input and an encoding signal 115 obtained by encoding the data bits 114 other than the bit 113 of the results 112 defined as the 3rd input respectively.例文帳に追加

冗長２進加算器１０１から出力される桁上げ信号１１１を第１の入力とし、冗長２進加算結果１１２の符号ビット１１３を第２の入力とし、加算結果１１２の符号ビット以外のデータビット１１４をエンコード回路１０２でエンコードしたエンコード信号１１５を第３の入力とする。 - 特許庁

For commands for branching according to the state of the bits of data in a memory, an operation field for prescribing an operation is divided into a plurality of portions for achieving by separate words on the basic unit of a command code, and the word is shared with the code of another command that can be used independently or one portion of the code of another command.例文帳に追加

メモリ上のデータのビットの状態に応じた分岐を行なう命令を、動作を規定するオペレーションフィールドを複数に分割し、これを命令コードの基本単位上の別のワードで実現し、かかるワードを、独立して使用可能な別の命令の命令コード、乃至、別の命令の命令コードの一部と共通にする。 - 特許庁

When a reissued, new IC card 22' is loaded to the user terminal 21, an N-bit tentative IC card authentication tag C stored in advance in the IC card 22' is added to the low-order bits of the tentative terminal authentication tag B in the IC card 22' to generate data D', which are encrypted and sent to the authentication server 11.例文帳に追加

再発行された新たなＩＣカード２２′が利用端末２１に装填されると、ＩＣカード２２′において、仮端末認証子Ｂの下位に、予めＩＣカード２２′に保持されているＮビットの仮ＩＣカード認証子Ｃが付加されてデータＤ′が生成され、暗号化されて認証用サーバ１１に送信される。 - 特許庁

To provide a communication memory and a peripheral apparatus capable of interfacing an interface with a standard of such communication transferring data by byte units without limiting a bus width and with any bus width even if the interface has a CPU highly developed by such a bus width of a control means with 16 or 32 bits.例文帳に追加

バイト単位でデータを転送するような通信が規格化されたインターフェースに対して、制御手段のバス幅が１６ビットや３２ビットといった高度なＣＰＵを持つものでもバス幅を制限すること無く任意のバス幅でのインターフェースを可能とする通信メモリおよびペリフェラル機器を提供することを目的とする。 - 特許庁

In the case that a wireless mobile station 109 makes voice communications, a wireless base station unit 107 sets specific bits denoting coded voice data and the type of a CODEC to be used in an incoming signal in an inter-station transmission channel and transmits the resulting signal to apply changeover control of the CODEC of a voice processing unit 105.例文帳に追加

無線移動局１０９が音声通信を行う場合、無線基地局装置１０７の局間伝送路内の上り信号に符号化された音声データと使用するコーデックの種別を示す特定のビットを合わせて送信することにより、音声処理装置１０５のコーデックの切り替え制御を行う - 特許庁

The matrix image display device 100 includes a horizontal shift register 10 for generating a plurality of latch pulses NET, used to latch gradation data constituted of a plurality of bits in different timing respectively, and a latch pulse timing adjustment circuit 16; adopting a delay flip-flop 17, is connected after the output of the horizontal shift register 10.例文帳に追加

マトリックス画像表示装置１００であって、複数ビットからなる階調データをそれぞれ異なるタイミングでラッチする複数のラッチパルスＮＥＴを発生する水平シフトレジスタ１０を有し、この水平シフトレジスタ１０の出力の後に、遅延型フリップフロップ回路１７を採用したラッチパルスタイミング調整回路１６を接続した。 - 特許庁

In the case of reception, a 1st frame synchronizing signal detection means 9 and a 2nd frame synchronizing signal detection means 10 retrieve the two frame synchronizing signals and when the 1st frame synchronizing signal is detected, the 2nd frame synchronizing signal after the N-bits is detected so as to receive the identification signal and the transmission data signal.例文帳に追加

受信時は、第一のフレーム同期検出手段９と第二のフレーム同期検出手段１０とによって二つのフレーム同期信号を探索し第一のフレーム同期信号を検出したときにＮビット以後の第二のフレーム同期信号を検出して識別信号と伝送データ信号とを受信するものである。 - 特許庁

A printer controller 201 receives a printing job from a host computer to set ID at every paper to transmit the same to an engine control part 202 and the engine control part 202 forms status data having the bits corresponding at every ID and sets the bit corresponding to the ID wherein paper feed is performed to 1 and sets the bit corresponding to discharged paper to 0.例文帳に追加

プリンタコントローラ201がホストコンピュータ等から印字ジョブを受けると用紙毎にIDを設定してエンジン制御部202へ送信し、エンジン制御部202がID毎に対応したビットを有するステータス情報を作成し、給紙が行われたIDに対応するビットを1にし、排紙された用紙に対応するビットを0にする。 - 特許庁

Thereby, since the number of bits of propagating input data can be reduced for the circuit 81 for sequential processing for achieving the sequential processing including the two-dimensional propagation process, a memory for table conversion can be downsized as compared with a conventional one and the scale of the circuit 81 for sequential processing can be reduced.例文帳に追加

これにより、２次元の伝播処理を含む逐次処理を実現する逐次処理用回路８１に対し、伝播する入力データのビット数を削減することができるので、従来に比べてテーブル変換用のメモリを小さくすることができ、逐次処理用回路８１の規模を小さくすることができる。 - 特許庁

In such a constitution, it is possible to store all digital signals S102 in the memory 100 and then to read them out with no loss by storing the data (which cannot be stored in the macro 101) of the final cycle whose signals S102 are smaller than the number of bits of serial/parallel conversion into the register 111.例文帳に追加

この構成によって、デジタル信号Ｓ１０２がシリアルパラレル変換のビット数に満たない最終サイクル（メモリマクロ１０１に格納できない）データをシフトレジスタ１１１に格納することにより、デジタル信号Ｓ１０２をラインメモリ１００にすべて格納することができ、ロスなく読み出すことが可能である。 - 特許庁

A register 7 for simultaneously writing data into two electronic circuit boards 1 corresponding to write access from the side of host is provided for each electronic circuit board 1, and a base address 201 of 2 bits in the address showing the electronic circuit board 1 to be accessed is compared with a base address register 3 by an address comparator circuit 4.例文帳に追加

ホスト側からのライト・アクセスによって２枚の電子回路ボード１内部へ同時にデータを書き込むレジスタ７が電子回路ボード１の各々に設けられ、何れの電子回路ボード１に対してアクセスするかを示すアドレスの内の２ビットのベース・アドレス２０１とベース・アドレス・レジスタ３とを、アドレス比較回路４が比較する。 - 特許庁

By that the index to specify the data recordable area is recorded in the manner of changing a land to a pit and inverting a part of bits of a specified block, the capacity is easily expanded by changing this index, even when the recording speed is improved and the recording amount per unit time is increased.例文帳に追加

ランドをピットに変化させて所定ブロックの一部のビットを反転させてデータ記録可能領域を特定するインデックスが記録されることから、記録速度が向上し単位時間当たりの記録量が増加したときにも、このインデックスを変更することで、容易に容量を拡張することができる。 - 特許庁

This nonvolatile semiconductor storage device is provided with: a voltage judging part 38 for judging the voltage level of a prescribed node in the semiconductor storage device in rewriting the storage area 24; and a rewriting unit determining part 44 for determining the number of bits of input data to be rewritten at a time on the basis of the judgment result of the voltage judging part 38.例文帳に追加

記憶領域２４の書き換え時における半導体記憶装置内の所定ノードの電圧レベルを判定する電圧判定部３８と、電圧判定部３８の判定結果に基づき一度に書き換える入力データのビット数を決定する書き換え単位決定部４４とを備えている。 - 特許庁

Since original image data S0 is provided with R, G and B information of eight bits respectively, for example, and four pixels are respectively provided with 8-bit information, (3×4×8=96)-bit information is obtained as numerical information from the image with the lowest resolution concerning three R, G and B colors.例文帳に追加

例えば原画像データＳ０がＲＧＢ各８ビットの情報を有し、最低解像度の画像が２×２画素の時は、４画素にそれぞれ８ビットの情報を有するため、ＲＧＢ３色であると、最低解像度の画像により３×４×８＝９６ビットの情報が数値情報として得られる。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

A 1-bit signal of serial/parallel converted transmitted data is inputted to a convolutional encoder 2 and is divided into a real part and an imaginary part by a combination of two bits of the output of the convolutional encoder 2 and another signal which is not inputted to the encoder 2, and signal points for sending the real part and the imaginary part are determined independently of each other.例文帳に追加

シリアル／パラレル変換した送信データの内、１ビットの信号を畳み込み符号器２に入力し、その出力の２ビットと畳み込み符号器２に入力しなかった他の信号との組み合わせにより、それぞれ実数部・虚数部に分け、それぞれ独立に送出する信号点を決める。 - 特許庁

While a first signal train comprising the data bit group of two or more digits indicating the rotation angle of a detection object outputted from the absolute encoder is changed in either increasing or decreasing direction, when the bits of the lower orders are not changed while the N-th bit of the signal train is changed for two or more times, the abnormality is judged.例文帳に追加

アブソリュートエンコーダから出力される検出対象の回転角度を表す複数桁のデータビット群からなる第１の信号列が増減いずれかの一方向に変化しているときに、この信号列のＮビット目が２回以上変化する間に、それより下位のビットに変化がなければ、異常と判定する。 - 特許庁

Alternatively, an encoded predictive value determining section 104 predicts an encoded predictive value, that is a signal level of the predictive value after encoding, beforehand from a signal level of the predictive value, and a result of adding the quantized value and the second offset value is further added/subtracted to/from the encoded predictive value by an adder 111, thereby obtaining encoded data of M bits.例文帳に追加

一方で、符号化予測値決定部１０４にて前記予測値の信号レベルから符号化後の予測値の信号レベルである符号化予測値を前もって予測し、量子化値と前記第２オフセット値との加算結果を、更に加算器１１１にて前記符号化予測値に加減算することにより、Ｍビットの符号化データを得る。 - 特許庁

According to control of a mute circuit 63, the adder 61 integrates signals of an integration section by accumulating signal values every time sampling clock is supplied for signals of range established as an integration section among signals corresponding to 0.5 bits of disk data supplied from the A/D conversion circuit 42.例文帳に追加

加算器６１は、ミュート回路６３の制御に応じて、Ａ／Ｄ変換回路４２から供給されたディスクデータ０．５ビット分に相当するの信号のうち、積分区間として設定された範囲の信号について、サンプリングクロックが供給される毎に信号値を累算することにより、積分区間の信号を積分する。 - 特許庁

The method includes determining a ProbeSequenceNumber, determining an AccessSequenceID and adding the AccessSequenceID to public data, and determining whether ProbeNumber is greater than MaxProbesPerSequence to perform the following: setting the ProbeNumber to '1'; incrementing the ProbeSequenceNumber by 1; determining an AccessCarrier by monitoring LoadControl bits on different carriers; using overhead parameters corresponding to the selected AccessCarrier; and adding the AccessCarrier to the public data.例文帳に追加

ProbeSequenceNumberを確定することと、AccessSequenceIDを確定すると共に、そのAccessSequenceIDをパブリックデータに追加することと、ProbeNumberがMaxProbesPerSequenceより大きいか判断することであって、当該ProbeNumberを「１」にセットすること、ProbeSequenceNumberを１だけインクリメントすること、異なるキャリア上のLoadControlビットを監視することによってAccessCarrierを確定すること、選択されたAccessCarrierに対応するオーバーヘッドパラメータを使用すること、及びそのAccessCarrierをパブリックデータに追加することを実行する、判断することとを含む。 - 特許庁

In an optical disk 1 having a servo track to be an information track for recording an information block shown by the length of a mark shown by channel bits, the servo track includes a part wherein periodical change of wobbles for coding positional information is modulated and coding of the positional information is performed by making bit sync and nit data subjected to QPSK modulation exist sequentially to word sync subjected to BPSK modulation.例文帳に追加

チャネルビットで示されるマークの長さによって表される情報ブロックを記録するための情報トラックであるサーボトラックを有する光ディスク１であって、サーボトラックは、位置情報を符号化するためのウォブルの周期的変化に変調が施された部分を含み、位置情報の符号化が、ＢＰＳＫが施されたword syncに続いてＱＰＳＫが施されたbit sync及びnit dataを存在させることによってなされた。 - 特許庁

This memory device comprises memory cells 20 provided with a first structure and a second structure being able to be in a storage state, a means for reconfiguring the memories between a first mode in which the storage states of the first and the second structure indicate respectively first and second data bits and a second mode in which the some data bit is indicated by combination of the storage states.例文帳に追加

メモリ装置であって、それぞれ、記憶状態が可能な第１の構造及び第２の構造を備える記憶セル（２０）と、前記第１及び第２の構造の前記記憶状態が、それぞれ、第１及び第２のデータ・ビットを表わす第１のモードと、前記記憶状態の組み合わせによって、あるデータ・ビットを表す第２のモードとの間で、前記メモリを再構成するための手段が含まれている、メモリ装置。 - 特許庁

The error correction circuit 26 detects an error position in the code word and generates error detection data indicating the error position by applying error correction processing to the sequence of the code word read from the memory cell of cross regions of the selected word line and bit line out of memory cells CL through the bit line, and generates error correction data by correcting information bits at the detected error position.例文帳に追加

誤り訂正回路２６は、メモリセルＣＬのうち選択されたワード線およびビット線の交差領域のメモリセルからビット線を介して読み出された符号語の系列に対して誤り訂正処理を施すことにより、前記符号語中の誤り位置を検出して当該誤り位置を表す誤り検出データを生成し、且つ当該検出された誤り位置における情報ビットを訂正して誤り訂正データを生成する。 - 特許庁

This device is provided with a ferroelectric element using the ferroelectric material with an ABO_3 based perovskite structure, and a means which applies an electric field of a plurality of different directions parallel to a two-dimensional plane to the ferroelectric element, wherein by the electric field, first atoms moves in the electric field directions to other atoms to store data of multiple bits.例文帳に追加

ＡＢＯ_3 系ペロブスカイト構造を有する強誘電体材料を用いた強誘電体素子と、この強誘電体素子に対して、２次元平面に水平で複数の異なる方向の電界を印加させる手段を具備し、前記電界により、第１の原子が、他の原子に対して、前記電界方向に移動し、多ビットのデータを記憶する。 - 特許庁

One horizontal line period is divided into plural periods, a voltage range for supplying to the line is set for each divided period, and the voltage range is made selectable by the upper bits of digital pixel data; therefore, a high-speed and high-precision D/A converter becomes unnecessary, reducing power consumption as well as parts cost.例文帳に追加

１水平ライン期間を複数の期間に分割するとともに、各分割期間ごとに信号線に供給する電圧範囲を設定し、デジタル画素データの上位ビットにより電圧範囲を選択するようにしたため、高速かつ高精度のＤ／Ａコンバータが不要となり、消費電力を低減できるとともに、部品コストも削減できる。 - 特許庁

A SS receiver provides a code bit of a reception signal to a synchronization system processing part in which code synchronization acquisition and tracking, carrier frequency acquisition and tracking are performed, and provides all reception signal bits to a detection processing part in which reception data is demodulated after acquiring synchronization, to reduce false synchronization detection due to a variation in amplitude, and to suppress detection performance degradation.例文帳に追加

ＳＳ受信機ではコードの同期捕捉や追尾、キャリア周波数の捕捉や追尾を行う同期系処理部に対して受信信号の符号ビットを渡し、同期獲得後に受信データを復調する検波系処理部に対して全受信信号ビットを渡すことで、振幅変動に起因する同期の誤検出を低減し、また検波性能の劣化を抑える。 - 特許庁

The gradation voltage generating circuit 100 includes a pulse number control circuit 120 which transmits the pulses CP continuously supplied to the node 121 by as much as the number of pieces meeting the data bits D 0 to D 3 to a node N 1 and a charge pump circuit 130 which changes the voltage of the output node No stepwise every time the pulse CP is transmitted to the node N 1.例文帳に追加

階調電圧発生回路１００は、ノード１２１に連続的に供給されるパルスＣＰをデータビットＤ０〜Ｄ３に応じた個数だけノードＮ１へ伝達するパルス数制御回路１２０と、ノードＮ１にパルスＣＰが伝達されるごとに出力ノードＮｏの電圧を段階的に変化させるチャージポンプ回路１３０とを含む。 - 特許庁

The conversion Hofmann table 1 is read by an address generating means 2 composed of a counter 3 as a +1 adder and a selector 4, input data are extracted, bit by bit, by a bit extraction and decision part 5 according to read flags, and the readout address of the conversion Hofmann table 1 is controlled according to the values of the bits to make a binary tree search.例文帳に追加

＋１加算器であるカウンタ３とセレクタ４からなるアドレス生成手段２により、前記変換ハフマンテーブル１を読み出し、読み出されたフラグに応じてビット抜出し及び判定部５により入力データを１ビットずつ抜出し、そのビットの値に応じて、変換ハフマンテーブル１の読み出しアドレスを制御して二分木探索を行う。 - 特許庁

A BFK12 synchronized with the SOF signal 10 is supplied to a PC side codec and the clocks by the number of bits of digital voice in terms of the clock frequency synchronously with it are supplied to the codec so as to supply a prescribed amount of the voice data stored in a memory 41 to the codec 4 independently of fluctuations in the SOF signal 10.例文帳に追加

ＰＣ側ＣＯＤＥＣには、ＳＯＦ信号１０に同期したＢＦＫ１２を供給するとともに、これに同期して前記クロック周波数で前記デジタル音声のビット数分だけクロック供給することで、メモリ４１に蓄えられた音声データをＳＯＦ信号１０の変動に関わらずＣＯＤＥＣ４に一定の音声データを供給する - 特許庁

In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data DQ0-DQ15 of plural bits externally given are written into a memory cell in a memory cell array 30 by a write circuit 40, and read out from the memory cell array 30 by a read circuit 50.例文帳に追加

メモリセルアレイ上に存在する不良セルを冗長セルで置換して欠陥を救済する冗長回路を備えた半導体記憶装置において、外部から与えられる複数ビットのデータＤＱ０〜ＤＱ１５を書き込み回路４０によりメモリセルアレイ３０内のメモリセルに書き込み、これを読み出し回路５０によりメモリセルアレイ３０から読み出す。 - 特許庁

The BCA information recording method, in which recording laser control correction to the BCA outside a user data recording area is performed and at the time of recording BCA information mark as the recording method, a recording strategy is introduced and thereby, the magnitude of bits is controlled to eliminate distortion of a reproduction signal and the large reproduction signal is made obtainable, and the optical disk are provided.例文帳に追加

ユーザーデータ記録領域外のＢＣＡへの記録レーザ制御補正を行い、記録方法としてＢＣＡ情報マークを記録する際に記録ストラテジーを導入することでピットの大きさを制御して再生信号が歪み無く、且つ、大きな再生信号が得られるようにすることができるＢＣＡ情報記録方法及び光ディスクを提供する。 - 特許庁

The decoder separates the sector data and the first RS parity for cyclic hamming coding, and aligns this parities and corrects the one-bit errors of the parity by Reed-Solomon decoding by the second RS parity, then corrects the one-bit error by cyclic hamming decryption, and further corrects the errors of 2 bits or more by Reed-Solomon decoding by the first RS parity.例文帳に追加

復号器は、セクタデータと第１ＲＳパリティをｎ分割して巡回ハミング符号化し、このパリティを整列して第２ＲＳパリティによるリードソロモン復号でパリティの１ビットエラーを訂正した後に巡回ハミング復号により１ビットエラーを訂正し、更に第１ＲＳパリティによるリードソロモン復号により２ビット以上のエラーを訂正する。 - 特許庁

The address generator 13 operates in either a first operational mode for generating an address signal corresponding to all addresses of the memory 21, or a second operational mode for generating an address signal so as to form a series of data where each bit of an address input of the memory 21 takes 0 and 1 and different bits once has different signal states.例文帳に追加

アドレス生成器１３は、メモリ２１の全アドレスに対応するアドレス信号を生成する第１動作モードと、メモリ２１のアドレス入力の各ビットが、それぞれ、０と１の両状態をとり、かつ、異なるビット同士が一度は別の信号状態を持つような一連のデータとなるようにアドレス信号を生成する第２動作モードの何れかで動作する。 - 特許庁

In order to select a word withstanding voice synthesis 7 and succeeding inverse analysis 9 without difficulty for re-configuration of a most robust stream 11 consisting of bits of data to be sent among words 16 generated by a source encoder, the source encoder 2 is replaced with a transcoder 10, conversion tables 21-24 and/or a connection circuit 28.例文帳に追加

ソースエンコーダによって生成されたワード（１６）のうちから、最も堅固で、かつ、送信されるデータのビットからなるストリーム（１１）を再構成するための音声合成（７）とその後の逆解析（９）に困難なく耐えることのできるワードを選定するために、ソースエンコーダ（２）が、トランスコーダ（１０）、変換テーブル（２１−２４）、および／または、連結回路（２８）で置き換えられる。 - 特許庁

An information center performs fault diagnosis based on data of sensor status bits included in a call signal or a vehicle signal transmitted from a vehicle having a specific identification ID (S57) and distributes the diagnosis result and information related a service station in the vicinity of the vehicle to this vehicle together with information whose distribution is essentially requested (S66).例文帳に追加

情報センターは、特定の識別ＩＤを有する車両から送信されたコール信号または車両信号に含まれるセンサステータスビットのデータに基づいて故障診断を行い(S57)、その診断結果と、車両現在位置付近のサービス工場に関する情報とを、本来配信を要求されている情報と共に当該車両に配信する(S66)。 - 特許庁

The bus use permission is transferred tentatively from the writing request to any one of a reading request to the internal memory 211 of an n-bit width, a reading request to an internal memory 212 of an m-bit width, and a writing request from the internal memory 212 of m-bits, when the bus use is next permitted to any one of those, in this data conversion period.例文帳に追加

このデータ変換期間において、次の使用許可が与えられるべきバス使用要求が、ｎビット幅の内部メモリ２１１への読み出し要求、ｍビット幅の内部メモリ２１２への読み出し要求、ｍビットの内部メモリ２１２からの書き込み要求のうち何れかの場合、書き込み要求からそれらの要求に対して一時的にバス使用許可を譲る。 - 特許庁

To provide an image processing apparatus which increases bits of data stored in a memory to use and process in a fine tuning scaling process of an image output, after normal variable and the size-for-size magnification processes and a tone processing are given so that an easily fine-tuned proper scaled image can be obtained, without having to read an original again.例文帳に追加

通常の変倍・等倍処理を施して階調処理を行い出力した画像の微調変倍処理において、メモリに保存されたデータのビット数を増やして活用、処理することによって、もう一度原稿を読み込ませることなく簡易に微調節した良好な変倍画像を得る画像処理装置を提供すること。 - 特許庁

The compression device and the decompression device for probability-statistical encoded data on which variable length coding is performed in accordance with an appearance frequency, in which, in an order starting from the maximum appearance frequency, characters are represented with different numbers of bits and registered in distinguishable tables so as to be easily specified, thereby performing compression and decompression at high speed and with high efficiency.例文帳に追加

出現頻度の多い順に文字を異なるビット数で表すとともに、区別したテーブルに登録して特定しやすくする事により、高速に且つ高効率に圧縮復元することを可能とした、出現頻度に応じて可変長符号化する確率統計型符号化データの圧縮装置及び復元装置を提供する。 - 特許庁

In a recording system 100, a data series is distributed to plural error correction coders 1-N including at least two error correction codes different in the error corrective ability in one bit or plural bits unit before or after a recording code is modulated, and the distributed bit strings are subjected to the error correction coding by respective error correction codes.例文帳に追加

記録系100では、記録符号変調前あるいは後に、データ系列を誤り訂正能力の異なる誤り訂正符号を少なくとも２つ含む複数の誤り訂正符号化器１〜Ｎに１ビットあるいは複数ビット単位で分配し、分配されたビット列に対して各誤り訂正符号による誤り訂正符号化を行う。 - 特許庁

When the picture elements which continue in the image data are taken into account, the possibility of higher-order bits becoming equal to each other when a bit plane is disassembled becomes larger and the compression efficiency in binary run length conversion is improved even when the colors largely change (for example, red and blue) by making the indexes of the largely changing colors to have close values.例文帳に追加

画像データ中で連続する画素同士を考えた場合、色としては大きく変化（例えば赤と青）していたとしても、その大きく変化する色のインデックス同士を近い値になるようにしておけば、ビットプレーン分解した場合の上位ビットが等しくなる可能性が大きくなり、２値ランレングス変換における圧縮効率が向上する。 - 特許庁

The current fusing type metal fuse can be formed utilizing constitution such as one part of metal wiring, or the like which exists in a semiconductor device originally, since pads and wiring required in current-fusing of a metal fuse can be shared by arraying metal fuses in an array state, storing data of multi-bits can be performed with less pads and smaller pattern occupied area.例文帳に追加

金属配線の一部などの半導体装置が本来有する構成を利用して電流溶断型のメタルヒューズを形成でき、且つメタルヒューズをアレイ状に配置することで、メタルヒューズの電流溶断時に必要となるパッドや配線を共用できるため、少ないパッド数且つ小さいパターン占有面積で多ビットのデータ記憶が可能となる。 - 特許庁

To provide a received frequency converting device and a frequency band switching method, with which accuracy in switching parallel connected band pass filters can be freely selected by changing the number of bits and positions of frequency setting data to be read and an image frequency band cab be attenuated for a fixed quantity in the frequency band of the band pass filters of the number of parallel connected band pass filters.例文帳に追加

並列接続した帯域通過フィルタの切り替え精度を、読み込む周波数設定データのビット数、位置を変えることで自由に選択可能とすると共に、並列接続した帯域通過フィルタの数×帯域通過フィルタの周波数帯域で一定量のイメージ周波数帯域の減衰を可能とした受信周波数変換装置及び周波数帯域切替方法を提供する。 - 特許庁

In the liquid crystal driving circuit composing a liquid crystal display, high quality display is realized by arranging a dither processing circuit for performing optimal color subtraction processing of picture data having more gradation information than the colors displayable by a liquid crystal display at the preceding stage of display memory or an error diffusing circuit, and thereby distributing gradation components (brightness components) composed of lower order bits to adjacent pixels.例文帳に追加

液晶ディスプレイを構成する液晶駆動回路において、表示メモリの前段に液晶ディスプレイの表示可能色よりも、多くの階調情報を有する画像データを最適に減色処理するディザ処理回路もしくは、誤差拡散回路を設けることで、下位ｂｉｔで構成されていた階調成分（輝度成分）を隣接画素に分配し、高画質表示を実現する。 - 特許庁

A semiconductor device is provided with: a relief address generation circuit 110 which generates relief address information on the basis of a plurality of data bits DQ2 supplied in time series from outside via a first terminal; and a programming circuit 120 which writes, into one of fuse sets XSET1 to XSETm and YSET1 to YSETn, the relief address information generated by the relief address generation circuit 110.例文帳に追加

第１の端子を介して外部から時系列的に供給される複数のデータビットＤＱ２に基づいて救済アドレス情報を生成する救済アドレス生成回路１１０と、救済アドレス生成回路１１０によって生成された救済アドレス情報をいずれかのヒューズセットＸＳＥＴ１〜ＸＳＥＴｍ，ＹＳＥＴ１〜ＹＳＥＴｎに書き込むプログラミング回路１２０とを備える。 - 特許庁

In the allocation circuit 1c, a write circuit part 10 is formed for each bit line to output parity bits D9-D12 in write data WD to a bit line in which a defective memory cell is not formed but a normal memory cell is formed, based on bit line selection information SL which shows whether it is a bit line in which the defective memory cell is formed in the memory cell on the bit line.例文帳に追加

割付回路１ｃには、各ビット線について、ビット線上のメモリセルに不良メモリセルが形成されたビット線か否かを示すビット線選択情報ＳＬに基づいて、ライトデータＷＤ中のパリティビットＤ９〜Ｄ１２を、不良メモリセルが形成されていない正常なメモリセルが形成されているビット線に出力する書込回路部１０を設けた。 - 特許庁