「data bits」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

A minimum quantization step generating unit 221 outputs the minimum quantization step value Q_n_min, according to the number of bits n of each color element of the image data as the coding object.例文帳に追加

最小量子化ステップ生成部２２１は、符号化対象の画像データの各色成分のビット数ｎに応じた最小量子化ステップ値Ｑ_n_minを比較選択部２２２に出力する。 - 特許庁

Each of the registers 51 to 58 includes mask bits and the data indicating whether the respective output terminals in an output terminal group are to be connected to column electrodes in a liquid crystal panel 1 or not is set.例文帳に追加

各レジスタ５１〜５８は、それぞれマスクビットを含み、出力端子群における各出力端子を液晶パネル１における列電極と接続するか否かを示すデータが設定される。 - 特許庁

The semiconductor memory device has the data input/output structure which has multiples of nine bits and includes mats arranged in a matrix configuration of three columns and three rows.例文帳に追加

本発明の好適な実施の形態に係るによる半導体メモリ装置は９の倍数になるデータ入出力構造を有し、３行×３列のマトリックス形態で配列されたマットを含む。 - 特許庁

When the decoder 1 fails in the detection of the target data sink and carries out retry, an N bit shifter 8 inputs the sample signal SMP on the RAM 3 into the decoder 1 by shifting it by only a prescribed number of bits.例文帳に追加

デコーダ1が目標のデータシンクの検出に失敗してリトライを行う時、Ｎビットシフタ8がＲＡＭ3上のサンプル信号SMPを所定のビット数だけシフトしてデコーダ1へ入力する。 - 特許庁

On the other hand, when the digit of the highest order bit D3 is '0', the γ-correction switches 241-243 become in the ON state according to the data values of lower order bits D0-D2, and γ-correction is performed.例文帳に追加

一方、最上位ビットＤ３のデジットが“０”であれば、下位ビットＤ０〜Ｄ２のデータ値に応じてγ補正用スイッチ２４１〜２４３がオン状態となり、γ補正が行われる。 - 特許庁

The EFM modulator 12 selects connection bits capable of converging a DSV (Digital Sum Variation) in a state of relaxing the run lengths lit of T_min=3 and T_max=11 from the particular data after the EFM.例文帳に追加

ＥＦＭ変調器１２では、ＥＦＭ後の特殊データに対して、Ｔ_min＝３、Ｔ_max＝１１のランレングスリミット制限を緩めた状態でＤＳＶが収束可能な接続ビットが選択される。 - 特許庁

Buffers 34a, 34b, electrooptic converters 38a, 38b, and an optical multiplexer 40 convert the broadcast signal and the data signal into optical signals and apply time division multiplexing to the optical signals in the unit of 10 bits.例文帳に追加

バッファ３４ａ，３４ｂ、電気／光変換器３８ａ，３８ｂ及び光合波器４０により、放送信号とデータ信号を光信号に変換し、１０ビット単位で時分割多重する。 - 特許庁

A DRAM 11, a cache memory 12, a pixel processing unit 13, and a comparison unit 14, and a serial access memory 15 are formed on one semiconductor substrate so as to be made into one chip, thereby collectively transferring data of 256-bits from the DRAM 11 to the cache memory 12 at a time.例文帳に追加

ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁

The correlation processing at a first step obtains a temporary position by roughly setting a window size, the number of data bits, and a sampling interval, and then at a second step fixes the position by setting the parameters precisely around the temporary position.例文帳に追加

相関処理はウィンドウサイズ、データビット数及びサンプリング間隔を粗く取って1回目に暫定位置を求めてから、2回目に暫定位置周囲でパラメータを細かく取って確定する。 - 特許庁

The addition result of 2m+n-1 bits of the full adder 13 is held in a data latch circuit 14, and shifted to the right by one bit and returned to an input terminal B of the full adder 13.例文帳に追加

２ｍ＋ｎ−１ビットの全加算器１３の加算結果はデータラッチ回路１４に保持されると共に、１ビット右シフトされて全加算器１３の入力端子Ｂへ戻される。 - 特許庁

To quickly make response in the case of a high transfer rate by making a response time of a control loop and the number of data bits almost constant even when the transfer rate is changed from a low rate to a high rate.例文帳に追加

低速から高速まで転送レートが変化しても、制御ループの応答時間とデータビットの数をほぼ一定にすることで、高速時にすばやい応答を可能にする。 - 特許庁

That is, the execution order of the image processings is determined to be the descending order of the number of the bits of the gradation to express pixels concerning the image data to be treated in each image processing.例文帳に追加

即ち、各画像処理が取り扱うことのできる画像データについての画素を表現する階調のビット数の降順となるように画像処理の実行順序を定める。 - 特許庁

Gradation image data in 8-bits whose resolution is converted into that of a print level are read from a page memory of a RAM (S31), and to which cell of a dither matrix a target pixel corresponds is discriminated (S34).例文帳に追加

プリントレベルの解像度に変換された８ビット階調画像データをＲＡＭのページメモリから読み出し（Ｓ３１）、注目画素がディザマトリクスのどのセルに相当するのか判断する（Ｓ３４）。 - 特許庁

A pattern restricted CRC table storage unit 104 stores an occurrence pattern restricted CRC table which defines the CRC only for a pattern that information bits included in the received data can take on.例文帳に追加

パターン限定ＣＲＣテーブル記憶部１０４は、受信データに含まれる情報ビットが取り得るパターンのみについてそのＣＲＣを定めた出現パターン限定ＣＲＣテーブルを記憶する。 - 特許庁

It is made possible to reduce a possibility of executing decode exceeding the maximum number of bits in a reproduction side apparatus by encoding the voice data having the sound volume reduced in advance.例文帳に追加

音量を予め低減した音声データを符号化することにより、再生側装置において最大ビット数を超えて復号される可能性を低減することが可能となる。 - 特許庁

A plurality of selection bit lines selected to respectively write data having a plurality of bits are serially connected to one current path and receives a supply of bit line writing currents.例文帳に追加

複数ビットの書込データをそれぞれ書込むために選択される複数の選択ビット線は、１本の電流経路に直列に接続されて、ビット線書込電流の供給を受ける。 - 特許庁

To provide an inexpensive data processor of high reliability capable of preventing the reliability from getting low, even when using a memory chip having 16 bits of width, and a memory correction method therefor.例文帳に追加

低価格でありながら信頼性が高く、かつ、１６ビットの幅を持つメモリチップを使用しても信頼性が低下しないデータ処理装置及びそのメモリ訂正方法を提供する。 - 特許庁

An optical transmission device 10 generates a transmission signal comprising frames as units each including one pilot signal having a constant amplitude and phase and two data bits, and outputs the signal to a transmission line 30.例文帳に追加

光送信装置１０は、振幅及び位相が一定の１つのパイロット信号Ｐと２つのデータビットを含むフレームを単位とする伝送信号を生成し、伝送路３０に出力する。 - 特許庁

Judgment of the priority for which much time is required when it is processed by software, namely, the judgment based on set/reset of the respective bits of requested data is realized by hardware using a selecting circuit 12.例文帳に追加

ソフトウェアで処理すると多くの時間を要する優先度の判断を、すなわち要求データの各ビットのセット／リセットに基づく判断を、選択回路１２を用いてハードウェアで実現する。 - 特許庁

To efficiently and simply perform data transfer by reducing the number of bits required for transfer, keeping two control lines similar to an IIC system when controlling an IC.例文帳に追加

データ転送方式は、ＩＣを制御する上で制御線をＩＩＣ方式と同様に２線としたままで、転送に要するビット数を少なくし、効率的かつ簡素にデータ転送を行うこと。 - 特許庁

In the case that the byte at a present position is not registered in the cache buffer, a RAW command and raw data of 8 bits equal to the byte at the present position following it are outputted (S28).例文帳に追加

現在の位置のバイトがキャッシュバッファに登録されていない場合、ＲＡＷコマンドとそれに後続する現在の位置のバイトに等しい８ビットの生データを出力する（Ｓ２８）。 - 特許庁

To reduce an effect of a path to a buzzer output, to miniaturize a circuit, to improve the stability of the buzzer output and to make circuit constitution independent of the number of bits of the control data.例文帳に追加

ブザー出力へのパスの影響を軽減し、かつ回路を小型化するとともに、ブザー出力の安定性の向上、制御データのビット数によらない回路構成とする。 - 特許庁

To provide a memory device allowing a CPU having a bus of N (wherein N is an integer of 2 or above)×8 bits to acquire or write N-byte data by one access.例文帳に追加

Ｎ（但し、Ｎは２以上の整数）×８ビットのバスを持つＣＰＵが１回のアクセスでＮバイトのデータの取得又は書き込みを行うことができるメモリ装置を提供する。 - 特許庁

To provide a CPU synchronous detection processor and a method therefor in which synchronous signals distributed at intervals of 512 bits contained in received serial data are speedily detected.例文帳に追加

受信したシリアルデータに含まれる５１２ビット間隔に分散された同期信号を迅速処理で検出するＣＰＵ同期検出処理装置およびその方法を提供すること。 - 特許庁

The edge selector 107 creates a waveform corresponding to the first data, which is one of the halved total number of bits as an output waveform 119 in response to a timing edge 117.例文帳に追加

エッジセレクタ（１０７）は、タイミングエッジ（１１７）に応答して、上記２分された総ビット数の一方である第１データ（１１５）に対応する波形を出力波形（１１９）として生成する。 - 特許庁

The edge selector 109 creates a waveform corresponding to the second data 121, which is the other of the halved total number of bits as an output waveform 125 in response to a timing edge 123.例文帳に追加

エッジセレクタ（１０９）は、タイミングエッジ（１２３）に応答して上記２分された総ビット数の他方である第２データ（１２１）に対応する波形を出力波形（１２５）として生成する。 - 特許庁

To provide an extension to the Universal Serial Bus (USB) protocol that utilizes reserved bits in the OHCI Endpoint Descriptors to signal which root hub port(s) should transmit the data.例文帳に追加

ＯＨＣＩエンドポイント記述子の中の予約ビットを利用して、いずれのルートハブポートがデータを伝送すべきかをシグナルするユニバーサルシリアルバス（ＵＳＢ）プロトコルの拡張を提供すること。 - 特許庁

Concerning the adding instruction, two registers of operands are designated but as one of them, the register to store the data of 32 bits inverted by a byte reverse circuit can be designated.例文帳に追加

加算命令はオペランドである二つのレジスタが指定されるが、その一方としてバイトリバース回路により逆転された３２ビットのデータが格納されるレジスタを指定することができる。 - 特許庁

By control of a control part 914, received data of P/2 bit read, which is read first of the P parallel bits is once stored in a register 912 at the first initial time of two times.例文帳に追加

制御部９１４の制御によって、2時刻のうちの最初の1時刻目に、Pパラレルビットのうち先に読み出されたP/2のビットの受信データがレジスタ９１２に一旦格納される。 - 特許庁

A voltage selection part 310 selects two voltages Vb1 and Vb2 from among γ-compensation voltages: Va0, Va1, Va16, ..., Va1008, Va1022, Va1023 generated from one reference voltage on the basis of, for example, gradation data D<9:0> of 10 bits.例文帳に追加

電圧選択部310は、例えば10ビットの階調データD<9:0>に基づき、一の基準電圧から生成されたγ補正電圧Va0,Va1,Va16,…,Va1008,Va1022,Va1023の内から2つの電圧Vb1及びVb2を選択する。 - 特許庁

Then the first and second digital / analog conversion sections 23a, 23b configure a digital / analog conversion circuit 23 for converting image data in 10 bits into the analog current.例文帳に追加

そして、第１のデジタル・アナログ変換部２３ａと第２のデジタル・アナログ変換部２３ｂとで１０ビットの画像データをアナログ電流に変換する１個のデジタル・アナログ変換回路２３を構成した。 - 特許庁

Based upon the obtained circumscribed rectangle information, a line where character images form is specified, and a region of image data of the one line is divided by the number of bits to be embedded (step S302c).例文帳に追加

そして、得られた外接矩形情報に基づき、文字画像の並ぶ行を特定し、当該１行分のイメージデータの領域を、埋め込むべきビット数で分割する（ステップＳ３０２ｃ）。 - 特許庁

A receiving circuit 100 receives serial data DS_OUT which is generated so as to cause transition from a first level to a second level at the rate of 2×q times at p bits (p and q are real numbers).例文帳に追加

受信回路１００は、ｐビットに２×ｑ回（ｐ、ｑは実数）の割合で第１レベルから第２レベルへの遷移が生ずるように生成されたシリアルデータＤＳ_ＯＵＴを受ける。 - 特許庁

A signal modulated by a modulation system whereby coded data include information in three or more bits per one symbol is acquired, the acquired signal is demodulated, and decoding is executed under the consideration such that when other symbol, a Euclid distance of which from a demodulated symbol is within a range of a prescribed threshold value and the demodulated symbol has bits of the same value, the bits are correct values.例文帳に追加

信号に含まれる誤りを訂正するにあたり、符号化されたデータを１シンボルあたりに３ビット以上の情報が含まれる変調方式で変調した信号を取得し、取得した信号を復調し、復調されたシンボルからのユークリッド距離が所定の閾値の範囲内にある他のシンボルと前記復調されたシンボルとで同じ値になるビットは正しい値であるとして復号を実行する。 - 特許庁

By selecting a polynomial to approximate a data stream in row for the data stream in the row, storing a coefficient of the polynomial in the memory device and also storing in the memory device the correction value to express difference with an integer with less than eight bits between each of the data comprising the data stream in the row and the value by the polynomial, the original data is accurately restored with the efficient memory.例文帳に追加

一連のデータ列に対して当該一連のデータ列を近似する多項式を選択し、当該多項式の係数を記憶装置に記憶するとともに、前記一連のデータ列を構成する個々のデータと多項式による値との差異を８ビット以下の整数値で表す補正値を記憶装置に記憶することにより、効率的に記憶するとともに正確に元のデータを復元する。 - 特許庁

In performing bit extension for input data Dn of a bit length n into output data Dm of a bit length larger than n, a bit length extending apparatus 10 assigns high order (m-n) bit of the input data Dn to low order (m-n) bits of the output data requiring supplement, thereby generating the of m-bit output data Dm without performing complicated processing.例文帳に追加

ビット長拡張装置１０は、ビット長ｎの入力データＤｎを、ｎよりも大きなビット長ｍの出力データＤｍにビット拡張する際に、補填が必要となる出力データＤｍの下位の（ｍ−ｎ）ビットに対して、入力データＤｎの上位（ｍ−ｎ）ビットを割り当てることによって、複雑な処理を行うことなく、ｍビットの出力データＤｍを生成する。 - 特許庁

A permutation data transform method for enhancing security includes: an input port for receiving data with a plurality of bits; a divider for dividing the data into a first segment and a second segment; and an output port for outputting exponential permutation of the data as transformed data by using the first segment, the second segment and a modulus which is defined beforehand.例文帳に追加

セキュリティ強化のため転置データ変換の方法であり、複数のビットを含むデータを受信する入力ポートと、前記データを第一のセグメントと第二のセグメントに分割する分割器と、前記第一のセグメント、前記第二のセグメント及び予め定義されたモジュラスを使用して前記データの指数的転置を変換されたデータとして出力する出力ポートとを含む。 - 特許庁

A control circuit 7a inputs frequency division number setting data, which are inputted to a frequency divider circuit 2, extracts (n) pieces of bits from a predetermined prescribed part in these data and outputs the gain control signal 13 to the gain switcher 6 so that the gain switcher 6 can switch the loop gain by controlling the switch elements corresponding to bit constitution of the extracted bits.例文帳に追加

制御回路７ａは、分周回路２に入力される分周数設定データを入力して、このデータのあらかじめ決められた所定部分からｎ個のビットを抽出し、抽出したビットのビット構成に応じて利得切替器６がスイッチ素子を制御してループ利得を切り替えるように利得切替器６に利得制御信号１３を出力する。 - 特許庁

A coding device includes a coding circuit for converting a digital input into a coded output having a greater number of bits than the input, an interleaving circuit for combining a plurality of words of the coded output and producing therefrom a data block having a plurality of the interleaved words, and a puncturing circuit or repeating circuit for puncturing or repeating bits form the data block.例文帳に追加

この装置は、ディジタル入力を当該入力よりも大なるビット数の符号化出力に変換する符号化回路と、符号化出力の複数のワードを組み合わせこれから複数のインターリーブ化ワードを有するデータブロックを発生するインターリーブ回路と、当該データブロックからのビットをパンクチャリング又は繰り返し処理するパンクチャリング回路又は反復回路とを有する。 - 特許庁

A circuit board 10 is mounted with an optical cable connector 12 and a twisted pair cable connector 14, a gigabit LAN controller 16, a controller FPGA 18 forming analysis data from the frame signals obtained through the gigabit LAN controller 16, a memory 20 where the formed data are stored, and a high-speed (32 bits or 64 bits) bus interface 22 where a computer is connected.例文帳に追加

回路基板１０上に、光ケーブル用コネクタ１２及びツイストペアケーブル用コネクタ１４と、ギガビットＬＡＮコントローラ１６と、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡ１８と、作成されたデータを格納するメモリー２０と、コンピュータが接続される３２ビット又は６４ビット高速バスインターフェース２２とを搭載する。 - 特許庁

To provide a method for writing and reading data bits larger than 2-data bits to and from an MRAM cell, in which the MRAM cell is constituted by a magnetic tunnel junction formed of a reading layer exhibiting a reading magnetization direction, and a storage layer including a first storage ferromagnetic layer exhibiting a first storage magnetization direction and a second storage ferromagnetic layer exhibiting a second storage magnetization direction.例文帳に追加

２データビットより多いデータビットをＭＲＡＭセルに対して書き込み読み出すための方法であって、当該ＭＲＡＭセルは、読み出し磁化方向を呈する読み出し層と、第１記憶磁化方向を呈する第１記憶強磁性層と第２記憶磁化方向を呈する第２記憶強磁性層と から成る記憶層とから形成された磁気トンネル接合から構成される。 - 特許庁

This device comprises a coding circuit for converting a digital input into a coded output having a greater number of bits than the input, an interleaving circuit for combining a plurality of words of the coded output and producing therefrom a data block comprising a plurality of interleaved words, and a puncturing circuit or repeating circuit for puncturing or repeating bits from the data block.例文帳に追加

この装置は、ディジタル入力を当該入力よりも大なるビット数の符号化出力に変換する符号化回路と、符号化出力の複数のワードを組み合わせこれから複数のインターリーブ化ワードを有するデータブロックを発生するインターリーブ回路と、当該データブロックからのビットをパンクチャリング又は繰り返し処理するパンクチャリング回路又は反復回路とを有する。 - 特許庁

A logarithmic conversion high-order bit string generation section detects a bit the logic of which is "1" and positioned at the top among respective bits of inputted data B as an active bit and defines binary data indicating this bit position S as a logarithmic conversion high-order bit string D.例文帳に追加

対数変換上位ビット列生成部が、入力データＢの各ビットのうち論理“１”となっている最も上位に位置するビットをアクティブビットとして検出し、このビット位置Ｓを表すバイナリデータを対数変換上位ビット列Ｄとする。 - 特許庁

This device efficiently uses a memory with a 16-bit width by multiplexing a 10-bit video signal and further 2-bit auxiliary data into 16 bits and also dividing the multiplexed video signal into the original 10-bit video signal and the original 2-bit auxiliary data.例文帳に追加

１０ビットの映像信号とさらに２ビットの補助データを１６ビットに多重し、また多重された映像信号を元の１０ビットの映像信号と２ビットの補助データに分離することで、１６ビット幅のメモリを効率よく使用する。 - 特許庁

To enable postscript of data without depending on a kind of an optical disk even for the optical disk having a ROM area recorded by rugged bits formed on a substrate and a RAM area in which data can be recorded.例文帳に追加

基板上に形成された凹凸のピットによって記録されたＲＯＭ領域と、データの記録が可能なＲＡＭ領域とを有する光ディスクであっても、光ディスクドライブの種類に依存することなく、データの追記を行うことができるようにする。 - 特許庁