「data bits」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

A table storage part 155 stores an error rate table, in which the received bit string is made to correspond to an error rate that post data which are the data of one or more bits received later of the received bit string, is in error.例文帳に追加

テーブル記憶部１５５は、受信ビット列と、その受信ビット列のうちの後に受信された１ビット以上のデータである後データが誤っている誤り率とを対応付けた誤り率テーブルを記憶している。 - 特許庁

To prevent fraudulent control of input/output in a peripheral device constituting a game machine by permitting the control of the input/output corresponding to address data only when regular address data of full bits are used.例文帳に追加

フルビットの正規のアドレスデータが用いられた場合のみアドレスデータに対応する入出力制御を行うことができ、機器を構成する周辺デバイスに対する不正な入出力制御を未然に防止できるようにする。 - 特許庁

To selectively transmit serial data to a plurality of slave devices from a master device without increasing the number of signal lines to be output from the master device, without increasing the number of bits of the serial data.例文帳に追加

マスター装置から出力すべき信号線数を増大させることなく、且つシリアルデータのビット数を増すことなく、マスター装置から複数のスレーブ装置に対してシリアルデータを選択的に伝送できるようにする。 - 特許庁

A fixed pattern 2 is added to a prescribed position of each fixed length frame, e.g. after a data part 1, and a fixed pattern 3 resulting from inverting bits of the fixed pattern 2 is added after a data part 1 of a final frame of a packet, and the resulting packet is transmitted.例文帳に追加

各固定長フレームの所定位置、例えばデータ部１の後に固定パターン２を付加し、パケットの最後のフレームのデータ部１の後には、固定パターン２をビット反転した固定パターン３を付加して送信する。 - 特許庁

A reception state sending means 16 sends a reception state showing either under data reception (reception non-completion state) or completion of data reception for prescribed bits (reception completion state) to a reception state signal line 28.例文帳に追加

受信状態送出手段１６は、データ受信中（受信未完了状態）であるか、所定ビットのデータ受信が完了したか（受信完了状態）を示す受信状態を、受信状態信号線２８に送り出す。 - 特許庁

A processor array 1 and a buffer 4 are added to the parallel computers, the data is transferred from the memory 3 to the buffer 4 with the M bit width and at a stage that N bits are arranged in the buffer 4, the data is transferred to the processor array 1 with the number of steps of N/M.例文帳に追加

プロセッサアレイ１と、バッファ４とが付加され、メモリ３からバッファ４にデータがＭビット幅で転送され、バッファ４でＮビットが揃った段階で、Ｎ／Ｍのステップ数でプロセッサアレイ１に転送される。 - 特許庁

A transmission state sending means 8 sends a transmission state showing either under data transmission (transmission non-completion state) or completion of data transmission for prescribed bits (transmission completion state) to a state signal line 26.例文帳に追加

送信状態送出手段８は、データ伝送中（送信未完了状態）であるか、所定ビットのデータ伝送が完了したか（送信完了状態）を示す送信状態を、送信状態信号線２６に送り出す。 - 特許庁

Then, a first set of redundant bits for correcting errors in the user data areas 211 and 221 are respectively stored in the first redundant areas 212 and 222.例文帳に追加

そして、ユーザデータ領域２１１及び２２１にある誤りを訂正するための第１組の冗長ビットは第１冗長領域２１２及び２２２にそれぞれ記憶される。 - 特許庁

Low-order bits, on the other hand, are stored in the frame memory 18, data of which are read out to be displayed in a corresponding sub-frame in sub-frame display sub-pixels.例文帳に追加

一方、下位ビットはフレームメモリ１８に記憶され、このフレームメモリ１８のデータが読み出され、サブフレーム表示サブ画素において該当するサブフレームに表示される。 - 特許庁

8 bits are shifted en bloc from the FF group 12-3 to the FF group 12-0 synchronizing with a clock signal CLOCK, and data of the 0th to the third bit are successively outputted.例文帳に追加

クロック信号ＣＬＯＣＫに同期してＦＦ群１２−３からＦＦ群１２−０へ８ビットまとめてシフトしてゆき、０〜３ビット目のデータを順次出力してゆく。 - 特許庁

Then, a logical operation of AND between the output comparison result M-K-L and comparison result of a plurality of bits by other bit data comparator circuit is performed in the group of totaling circuits.例文帳に追加

そして、集計回路群において、出力された比較の結果M-K-Lと、他のビットデータ比較回路による複数ビットの比較の結果とのANDが論理演算される。 - 特許庁

A local address signal converted by a PCI bridge 11 is inputted to an address decoder 12 and some bits of the signal are used as control data by an output register 13.例文帳に追加

ＰＣＩブリッジ１１により変換されたローカルアドレス信号をアドレスデコーダ１２に入力すると共に出力レジスタ１３にもその一部のビットを制御データとして利用する。 - 特許庁

The data transfer control circuit has a transfer destination address register (DAR), with which a plurality of low-order bits can be varied on the basis of the identification information from the peripheral circuit.例文帳に追加

データ転送制御回路は周辺回路からの識別情報に基づいて下位複数ビットが可変可能にされた転送先アドレスレジスタ（ＤＡＲ）を有する。 - 特許庁

To detect a burst error with a high probability when the burst error occurs and logical values of all the bits included in read data become "1" or "0", accordingly.例文帳に追加

バーストエラーが発生したために、読み出されたデータに含まれる全てのビットの論理値が、“１”又は“０”になったときに、そのバーストエラーの発生を高い確率で検出すること。 - 特許庁

The number of modulation bits of respective channel components x is denoted by L, a constant is denoted by g, and Ki and Ci are numbers depending on the value of the reception data x, the coordinates of the constellation point and L.例文帳に追加

Ｌは各チャネル成分ｘの変調ビット数であり、ｇは定数、Ｋi、Ｃiは、受信データｘの値、そのコンスタレーション点の座標、Ｌに依存する数である。 - 特許庁

The apparatus provides for the reduction of packet transport overheads by embedding a context switching header within pre-existing data transport protocol headers using spare bits as much as possible.例文帳に追加

この装置は、出来るだけ多くのスペア・ビットを使用して、既存のデータ転送プロトコル・ヘッダ内に文脈切替えヘッダを埋め込むことにより、パケット転送オーバヘッドを減少させる。 - 特許庁

The properties are the number of ones in a serial data stream, the bit error rate in a packet produced during transmission, or the error tendency of bits produced during transmission.例文帳に追加

該特性は、シリアル・データ・ストリームにおける１の数、送信中に生成されたパケットのビット誤り率、又は、送信中に生成されたビット誤り率傾向、である。 - 特許庁

Furthermore, when sampling values of all the bits within the predetermined data length range are received as an intermediate value, that intermediate value is used to update a threshold value for discriminating the intermediate value.例文帳に追加

また、所定のデータ長の範囲内のすべてのビットのサンプリング値が中間値として受信されたときは、その中間値を使って中間値を判定する閾値を更新する。 - 特許庁

A control buffer 41 receives the respective bits of data input from an external part at timing being the same as that of an output buffer 110, whose output is connected to the first node B.例文帳に追加

制御用バッファ４１は、出力バッファ１１０と同じタイミングで外部から入力されたデータの各ビットを受け、出力が第１のノードＢに接続される。 - 特許庁

To solve a problem wherein data are required to be shifted one by one in the inside of a CPU in access of shifted bits and wherein a great load is applied onto the CPU.例文帳に追加

ビットをずらしてアクセスするとＣＰＵ内部で一々データをずらさねばならずＣＰＵの負荷が多大になっていたことを解決することを目的とする。 - 特許庁

Further, additional information 220 to be added to the specific information data is obtained and margin bits to be inserted between information bit patterns are set according to the additional information 220.例文帳に追加

また、所定の情報データに付加する付加情報２２０を取得し、情報ビットパターンの間に挿入するマージンビットを付加情報２２０に基づいて設定する。 - 特許庁

To provide an error detecting/correcting method to encode plural pieces of fault information generated in data without increasing the number of bits, a computer system and its main storage controller.例文帳に追加

データに発生した複数の障害情報をビット数を増やさずに符号化する誤り検出・訂正方法、計算機システムとその主記憶制御装置を提供する。 - 特許庁

A memory cell driving circuit repeats a data verify write operation in units of memory cells corresponding to N bits until all the cells pass verification.例文帳に追加

メモリセルの駆動回路は、Ｎビットに対応するメモリセルを一つの書き込みセル単位としてデータのベリファイ書き込み動作のサイクルを、全セルが検証パスとなるまで繰り返す。 - 特許庁

In this device, common lines of this column direction are separated for each cell column so that the number of bits of data unit exchanged between memory devices can be set arbitrarily.例文帳に追加

本発明では、この列方向の共通線が、メモリ装置間でやり取りするデータ単位のビット数を任意に設定できるようにセル列ごとに分離されている。 - 特許庁

A parallel/serial converter 14 reads only bits from which a deletion bit designated by a deletion pattern is removed among latched data by the latch circuit 13, makes them serial and transmits them.例文帳に追加

パラレル／シリアル変換器１４は、ラッチ回路１３のラッチしたデータのうち、消去パターンで指定された消去ビットを除いたビットだけを読み出してシリアル化し送出する。 - 特許庁

Further, when receiving only the signal T2, the RS input phase control circuit 150 outputs padding and starts reading/output of the data and the parity bits when receiving the signal T1 thereafter.例文帳に追加

また、信号Ｔ２のみを受信したときはパディングを出力し、その後信号Ｔ１が受信されたときにデータおよびパリティの読み出し・出力を開始する。 - 特許庁

Thus, the number of bits of a multiplier or the like for multiplying the matrix coefficients with the input image data can be decreased by one bit equivalent to the omission of the integer part.例文帳に追加

これにより、マトリクス係数と入力画像データとを乗算する乗算器などのビット数を、整数部を省略した分１ビット減少させることができる。 - 特許庁

Based on the system, the CPU receiving command from the printer controller 25 sends 8 bits of data toward a LCD controller A by a clock synchronous communication system.例文帳に追加

プリンタコントローラ２５からコマンドを受け取ったＣＰＵは、この体系に基づいて、ＬＣＤコントローラＡに対して８ビットのデータをクロック同期の通信方式にて送信する。 - 特許庁

In the main arithmetic circuit (20), a memory cell mat (30) is divided into entries each storing a plurality of bits of data, and arithmetic and logic units (ALUs) are arranged corresponding to the respective entries.例文帳に追加

主演算回路（２０）においてはメモリセルマット（３０）が、それぞれが複数ビットのデータを格納するエントリに分割され、各エントリに対応して演算器（ＡＬＵ）が配置される。 - 特許庁

To obtain a semiconductor integrated circuit device which can minimize the number of defective bits appearing at data input/output terminals owing to neutrons or the like.例文帳に追加

中性子などに起因してデータ入出力用端子に現れる不良ビット数を最小限に抑えることのできる半導体集積回路装置を提供すること。 - 特許庁

In the transfer control circuit for transferring data processed by the peripheral circuit, a plurality of low-order bits of a transfer destination can be controlled from the side of the relevant peripheral circuit.例文帳に追加

周辺回路で処理されたデータを転送する転送制御回路において転送先の下位複数ビットは当該周辺回路側から制御可能になる。 - 特許庁

A decoder 32 selects one output among outputs from the ring oscillator 31 in compliance with data DL of the low-order 4 bits of a digital value showing a delay quantity given from the outside to be set.例文帳に追加

デコーダ３２は、外部から与えられる設定すべき遅延量を示すディジタル値の下位４ビットのデータをＤLに応じてリングオシレータ３１の出力の１つを選択する。 - 特許庁

The laser optical signal is split into a plurality of mutually coherent optical beams, which are phase shift modulated by bits of a digital data sequence to be converted to an analog signal.例文帳に追加

レーザ光信号はアナログ信号に変換すべきデジタル・データ・シーケンスのビットによって位相シフト変調される複数の相互にコヒーレントな光ビームに分割される。 - 特許庁

The sequencer 304 reads the corrected bit split sequence out of the 2-port random access memory 802 to determine when respective bits of image data are loaded to a modulator array.例文帳に追加

シーケンサ３０４は、修正されたビット・スプリット・シーケンスを２ポート・ランダム・アクセス・メモリ８０２から読み出し、画像データの各ビットを変調器アレイにいつロードするかを決める。 - 特許庁

The host interfaces (11, 21) of the modules (10, 20) in a composite I/O card (1A) transfer data to the host (H) serially or in parallel by four bits, respectively.例文帳に追加

複合Ｉ／Ｏカード（１Ａ）内のモジュール（１０、２０）のホストインタフェース（１１、２１）はそれぞれ、ホスト（Ｈ）との間でデータをシリアルに又は４ビットずつパラレルに転送する。 - 特許庁

Thereby, a signal outputted from the C-DAC circuit 4 is stabilized and stable image display corresponding to image data of n bits can be performed.例文帳に追加

この構成によって、Ｃ−ＤＡＣ回路４からの出力信号が安定するので、ｎｂｉｔの画像データに対応した安定的な画像表示を行うことができる。 - 特許庁

To provide a CD text interface circuit capable of storing CD text data in a microcomputer being a host without occupying the register area of as many as 144 bits.例文帳に追加

本発明は、１４４ビットものレジスタ領域を占有しないで、ホストであるマイコンにＣＤテキストデータを格納することができるＣＤテキストインターフェース回路を提供する。 - 特許庁

All the bits of the Mth data stream are connected to the target memory device 14 having the M pieces of memory resistors with bit width of X of, and occupy uniformly disposed non-adjacent memory elements.例文帳に追加

M番目のデータストリームのすべてのビットは、ビット幅XのメモリレジスタM個を有するターゲットメモリ装置14と相互接続され、均等に配された非隣接メモリ要素を占有する。 - 特許庁

The gradation voltage generating circuit 100 generates the gradation voltages meeting the data bits D 0 to D 3 in an output node No to which a selected pixel circuit 25 is connected.例文帳に追加

階調電圧発生回路１００は、選択された画素回路２５が接続された出力ノードＮｏに、データビットＤ０〜Ｄ３に応じた階調電圧を発生する。 - 特許庁

An internal data bus DBA and an internal column line start signal line YA connected to the forth memory sub-array 11D are formed respectively as a signal line having 65 bits width.例文帳に追加

第４のメモリサブアレイ１１Ｄと接続される内部データバスＤＢＡ及び内部カラム線起動信号線ＹＡはそれぞれ６５ビット幅の信号線として形成されている。 - 特許庁

To provide an electronic circuit for detecting data overflow when performing left shifting of a plurality of bits with small cycles and command cord number, a computer program and a recording medium.例文帳に追加

複数ビットの左シフト処理を行うときのデータのオーバフローを、少ないサイクル数及び命令コード数で検出する電子回路、コンピュータプログラム、及び記録媒体を提供する。 - 特許庁

This variable length encoding/decoding circuit finds number of bits for each code word by a code length table T1 and performs processing for segmenting data of 32 bit length to which a program search is performed for each code word.例文帳に追加

符号語毎のビット数を符号長テーブルＴ１で求め、各々の符号語毎に頭出しを行った３２ビット長のデータを切り出す処理を行う。 - 特許庁

The weight of each of bits b1-b3 of first and second gradation data DgAi and DgBi corresponds to the length of each of the sections TA1-TA3 and TB1-TB3.例文帳に追加

第１階調データＤｇＡｉ及び第２階調データＤｇＢｉの各ビットｂ１〜ｂ３の重みは、各区間ＴＡ１〜ＴＡ３、ＴＢ１〜ＴＢ３の長さに対応している。 - 特許庁

A low-order bit conversion circuit 2 is a circuit conducting digital/analog conversion adopting conventional resistance weighting and converts low-order 4-bits of the data to be converted into an analog voltage.例文帳に追加

下位ビット変換回路２は、従来の抵抗重み付けによりＤ／Ａ変換を行う回路であり、被変換データの下位４ビットをアナログ電圧に変換する。 - 特許庁

An arithmetic unit 1 for numerical operation of the plurality of digits includes operation processing sections 3a, 3b for adding two numerical data in 16 bits each from the lower digit side in a shared manner.例文帳に追加

複数桁の数値演算を行う演算装置１は、２つの数値データを下位桁側から１６ビットごとに分担して加算する演算処理部３ａ，３ｂを備える。 - 特許庁