1153万例文収録!

「data bits」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > data bitsの意味・解説 > data bitsに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

data bitsの部分一致の例文一覧と使い方

該当件数 : 2212



例文

Then each bit (digit) value of the divided data is extracted (S102), the extracted values are arranged in a prescribed sequence such as G8, R8, B8, G7, R7, B7, G6, R6 (S103), and the monochrome image is displayed in data in 8-bits arranged in this way (S104).例文帳に追加

そして分級したデータの各ビット(桁)の値を抽出し(S102)、抽出した値を所定の順序、例えばG8,R8,B8,G7,R7,B7,G6,R6となるように配列し(S103)、配列した8ビットのデータにてモノクローム画像を示す(S104)。 - 特許庁

A CRC provision section 10 executes arithmetic operation to generate a CRC bit at every time coding object data are received and stores data in (K-1) bits less than that of a constraint length K of a convolution code from a head of coding object data by one bit to a buffer 12.例文帳に追加

CRC付与部10は、符号化対象データが入力する毎にCRCビット作成のための演算を実行すると共に、符号化対象データの先頭から畳み込み符号の拘束長Kより1ビット少ない(K−1)ビットのデータをバッファ12に記憶する。 - 特許庁

Pieces of data with four bits to be target voltage values are stored in each of a Low target value register 41a, a High target value register 41b of a voltage controller 29, target voltage value selection data is stored in a VR Change register 45 and specified time data is stored in a time register 46.例文帳に追加

電圧制御コントローラ29のLow目標値レジスタ41a、High目標値レジスタ41bにそれぞれ目標電圧値となる4ビットデータを格納し、VRChangeレジスタ45に目標電圧値選択データを格納し、時間レジスタ46に、所定時間データを格納する。 - 特許庁

The data driving circuit includes a driver in which a driving current is controlled in response to predetermined bits of a digital control signal and which receives differential input data to generate differential output data, and a digital control signal generator for storing and generating the digital control signal.例文帳に追加

本回路は、所定ビットのデジタル制御信号に応答して駆動電流が調節され、差動入力データを入力して差動出力データを発生する駆動器と、デジタル制御信号を貯蔵したり発生するデジタル制御信号発生器とで構成されている。 - 特許庁

例文

A quasi multi-gradation forming section 2 is provided to output, as the output data D2, the higher n bits of data D1, obtained by adding a noise pattern to the higher n bit data of input m-bit signals D0 with respect to an integer m which is equal to or larger than 9, and n which is larger than 8 and less than m.例文帳に追加

9以上の整数mおよび8以上m未満の整数nに対し、mビットの入力信号D0の上位nビットデータにノイズパターンを付加して得られるデータD1の上位nビットを出力データD2として出力する、擬似多階調化部2を設ける。 - 特許庁


例文

A transmission device converts each unit data having the preliminarily determined number of bits, of input data to a time shift amount and cyclically shifts each sample in a preceding symbol including a plurality of samples, by the time shift amount to generate a symbol for the unit data and transmits the generated symbol.例文帳に追加

送信装置は、入力データを予め定められたビット数単位の単位データ毎に、時間シフト量に変換し、複数のサンプルを含む前シンボル中の各サンプルを時間シフト量分だけ循環シフトすることにより、単位データに対するシンボルを生成し、生成されたシンボルを送信する。 - 特許庁

This data input/data output control device and method wherein a plurality of write or read data configured of m=2^n+k bits (m, n, and k are integers) can be accessed during one clock cycle of an external clock signal.例文帳に追加

本発明は、m=2^n+kビット(ここで、m、n、及びkは整数)で構成される複数個のライトまたはリードデータが外部クロック信号の1クロックサイクル内にアクセスすることのできるデータ入力及びデータ出力制御装置とデータ入力及び出力制御方法を提供する。 - 特許庁

The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加

データ転送制御装置は、システムバスを介して接続されるホストデバイス5との間でのインターフェース処理を行うインターフェース回路92と、シリアルバスを介して受信したパケットの解析を行い、1つのデータ単位がKビットとなるデータをインターフェース回路92に出力するリンクコントローラ90とを含む。 - 特許庁

As a result of the operation by the arithmetic unit 13, a first register and second register ov0, ov1, having a narrower bit width than the first bit width, retain overflowed digit data as overflow data, and supplies the retained overflow data to at least one input end of the arithmetic unit 13 as upper bits.例文帳に追加

第1のビット幅より狭いビット幅を有する第1、第2のレジスタov0、ov1は、演算器13による演算の結果、あふれた桁のデータをオーバーフローデータとして保持し、演算器13の少なくとも一方の入力端に、上位ビットとして保持したオーバーフローデータを供給する。 - 特許庁

例文

To connect semiconductor integrated circuits which differ in an endian of data, an order of sequence of nibbles of data, ascending/descending orders of bits of data without making terminals of semiconductor integrated circuits increase, without adding an external circuit, without making intersect them on a board wiring and without making performance of software deteriorate.例文帳に追加

半導体集積回路の端子を増加させず、外付け回路を追加せず、基板配線上で交差させず、ソフトウェアのパフォーマンスを低下させずに、データのエンディアン、データのニブルの並び順、データのビットの昇順降順が異なる半導体集積回路の接続を行う。 - 特許庁

例文

In the soft decision section 32, a threshold value reciprocal value acquisition means acquires a reciprocal of the threshold value, a received data multiplier means multiplies the reciprocal by the received data, and a soft decision result acquisition means acquires data in a prescribed number of bits of a higher-order of the result of multiplication as a soft decision result.例文帳に追加

軟判定部32では、閾値逆数値取得手段が閾値の逆数値を取得し、受信データ乗算手段が逆数値と受信データとを乗算し、軟判定結果取得手段が乗算結果の上位の所定ビット数のデータを軟判定結果として取得する。 - 特許庁

The K2-branch tree arithmetic section 107 applies the 4-branch tree arithmetic operation to the 16-sets of data (each of data consisting of 8 bits) on the basis of a bit plane represented by the source register B and stores the result to a destination register selected by an arithmetic data selection section 108.例文帳に追加

ここで、k^2分木演算部107は、ソースレジスタAに記憶されている16個のデータ(各データは8ビット)において、ソースレジスタBで示されるビットプレーンに対する4分木演算を行い、その結果を、演算データ選択部108が選択肢、デスティネーションレジスタに格納する。 - 特許庁

A line width control section 3 receives the line width control information S1 as a input, and ORs an initial value of N-bit data equal to the number of divisions of the current pixel and (N-1) data bits to generate image data being fine divisions of the target pixel.例文帳に追加

線幅制御部3は、線幅制御情報S1を入力として受け、線幅情報から時分割クロックを用いて現画素の前記分割数と同じNビットデータの初期値と(N−1)個のデータビットの論理和をとり、注目画素を細分化した画像データを生成する。 - 特許庁

In drawing 7 (A), a PR4 decode part receiving the input of data to which a sync pattern H1'01011111111110000' or a sync pattern H1''million' is added, calculates the exclusive OR of input data and the data delayed 2 bits and a sync detecting part detects the head of the packet by detecting a bit string '001000000001100'.例文帳に追加

図7(A)のシンクパターンH1"01011111111110000"か、シンクパターンH1´"10100000000001111"が付加されたデータの入力を受けたPR4デコード部は、入力データと2ビット遅延させたデータとの排他的論理和を算出し、シンク検出部は、ビット列"001000000001100"を検出することにより、パケットの先頭を検出する。 - 特許庁

Conversion control sections 2a, 2b, 2c apply correction matching the characteristic of the liquid crystal panel to digital video data of R, G, B in 8-bits each outputted from an image data storage section 1, the resulting digital video data are given to a liquid crystal drive circuit 6 and displayed on the liquid crystal panel.例文帳に追加

画像データ記憶部1から出力されたR,G,B各8ビットのデジタル映像データは、変換制御部2a,2b,2cによって液晶パネル特性にあった補正が施され、液晶駆動回路6にデジタル映像データとして入力され、液晶パネルに表示される。 - 特許庁

The rate control section 50 obtains a quantization parameter by using predicted data size of the coded data of one preceding frame obtained from the size of the quantized data of one preceding frame, and sets or releases an upper limit threshold value of the quantization parameter on the basis of the number of assignable bits assignable to the compression processing and the number of remaining frames.例文帳に追加

レートコントロール部50は、1フレーム前の量子化データのサイズから該1フレーム前の符号化データの予測データサイズを求め、圧縮処理に割り当て可能な割り当て可能ビット数や残りフレーム数に基づき、量子化パラメータ上限閾値を設定又は解除する。 - 特許庁

After a recording head control part 109 accesses an image data memory 110 and takes image data of an amount of one line per head (128 nozzles), the recording head control part 109 outputs the image data by every one block (8 bits) to a parallel/serial conversion part 112 and a comparator 111.例文帳に追加

画像データメモリ110に記録ヘッド制御部109がアクセスし、1ヘッド1行分(128ノズル分)の画像データを取り込むと、記録ヘッド制御部109は、1ブロック分ずつ画像データ(8bit)をパラレル・シリアル変換部112および比較器111に出力する。 - 特許庁

With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.例文帳に追加

ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁

A computer 4 divides test data of (N+M) bits into A bit data for a step and B bit data for an offset and sends them to an input buffer 5, receives an output from an output buffer 6 to search all change points of digital outputs with respect to analog inputs, thereby measuring the nonlinearity.例文帳に追加

計算機4は、N+Mビットのテストデータをステップ用のAビットとオフセット用のBビットに分割して入力バッファ5に送るとともに、出力バッファ6の出力を取り込んで、アナログ入力に対するデジタル出力の変化点を全点サーチすることで非直線性を測定する。 - 特許庁

A dither signal corresponding to a position where the input image data is specified with a row and a column on the display memory means is generated and added to the input image data, and the high-order (m) bits of the image data to which the dither signal is added are outputted to the image converting means for the conversion.例文帳に追加

このための画像変換手段に、入力画像データが表示メモリ手段上の行及び列で指定される位置に応じたディザ信号を発生し、このディザ信号を入力画像データに加算し、このディザ信号が加算された画像データの上位mビットを出力する。 - 特許庁

Concerning input PCM data 101 of input p bits, the two output data, corresponding to the nearest representative point to the input PCM data 101 are acquired, by acquiring an high order q-bit value and referring the distortion conversion table 18, on the basis of the value.例文帳に追加

入力されたpビットの入力PCMデータ101について、上位qビットの値を取得し、この値をもとにディストーション変換テーブル18を参照することで、入力PCMデータ101に最も近い代表点に対応する2個の出力データを取得する。 - 特許庁

The serial communication system successively transmits data by every one bit by coupling between a master 1 and a slave 2 by a serial interface 3 only with one wire, transmits the synchronization trigger in order to synchronize data transmission and transmits data with the prescribed number n(>1) of bits between the synchronization trigger and the next synchronization trigger.例文帳に追加

マスター1とスレーブ2の間を1線のみのシリアル・インタフェース3で結合してデータを1ビットずつ順次送信するシリアル通信方式で、同期をとるための同期トリガを送信し、この同期トリガと次の同期トリガとの間に所定数n(>1)ビットのデータを送信する。 - 特許庁

When data written to a memory device 3100 contains a particular pattern, the particular pattern is converted into reduced noise data having a smaller number of bits to be reversed (3034), and the data converted is output to a memory device 3100, together with a code (3032) indicating the content converted.例文帳に追加

メモリデバイス3100への書込みデータが特定のパターンを含む場合にその特定のパターンを、反転するビットの数がより少ない省ノイズデータに変換し(3034)、その変換内容を示すコード(3032)とともに、その変換されたデータをメモリデバイス3100に出力する。 - 特許庁

The record mask encoding method which encodes the mask data for recording a predetermined region of image data in N-steps includes an acquisition step for acquiring the mask data, and a formation step for forming index data in which a recording pattern of each pixel is expressed with the code data using the code data of the number of bits smaller than N assigned to the record pattern showing whether the pixel is recorded by what time scanning of the acquired mask data.例文帳に追加

画像データの所定の領域をN回に分けて記録するためのマスクデータを符号化する記録マスク符号化方法において、前記マスクデータを取得する取得工程と、前記取得したマスクデータの何回目の走査で画素を記録するかを示す記録パターンに対して割り振られたNより小さいビット数の符号データを用いて、各画素の記録パターンを前記符号データで表したインデックスデータを生成する生成工程とを有する。 - 特許庁

To provide a flash memory element that can store and delete data comprising a number of bits in a single cell and hence has high-density/high-integration memory characteristics.例文帳に追加

本発明は、単一セルに多数のビットのデータを格納及び消去できることにより、高密度/高集積メモリ特性を有するフラッシュメモリ素子を提供するためのものである。 - 特許庁

Then, one selected from bits of information related to the information signal transferred to the data transmitting/ receiving part is printed on the printing surface of the label 3 for the recording medium cassette 8 by a printer.例文帳に追加

次に、データ送受信部に転送された情報信号に係る情報のうち選択したものを、印刷装置により記録媒体カセット用ラベル3の印字面6に印字する。 - 特許庁

A first and a second error detecting portions 13 and 14 detects errors in a bit string of the identification information and a bit string of the predetermined main part of data respectively, based on the first and the second parity bits.例文帳に追加

第1および第2エラー検出部13,14は、第1および第2のパリティビットに基づいて、識別情報および所定のデータ本体のビット列のエラーをそれぞれ検出する。 - 特許庁

To enhance safety of copyright protection by increasing the encryption intensity using an AES with a key data length of 128 bits as an AACS in an optical disk reproducing device, and to eliminate the risk of breakage of the cipher by allowing analysis by rewriting a control program of an optical disk drive to an illegal one.例文帳に追加

光ディスク再生装置ではAACSは鍵データ長128ビットのAESを用いることで暗号化強度を高めて著作権保護の安全性を高めている。 - 特許庁

To provide an integrated circuit in which the number of bits in data inputted/outputted through one pad can be increased, and an input/output interface method of the integrated circuit.例文帳に追加

一つのパッドを通じて入出力されるデータのビット数を増加させることができる集積回路を提供し、前記集積回路の入/出力インターフェース方法を提供する。 - 特許庁

The oversampling D/A converter D/A-converts digital data into 14 bits, in which a signal of up to 4 kHz frequency has been converted and includes a modulator of a mixed-type modulation system.例文帳に追加

オーバサンプリングD/A変換器は、周波数4kHzまでの信号を14ビットに変換したデジタルデータをD/A変換するものであり、混合型変調方式の変調器を備える。 - 特許庁

To shorten the occupancy time of a bus between a core part and a memory, especially for a general-purpose processor, by compressing data transferred on the bus in the unit of several bits.例文帳に追加

バスで転送されるデータを数ビット単位で圧縮することによって、特に汎用プロセッサにおいてコア部分とメモリ間のバス占有時間を減少させることを目的とするものである。 - 特許庁

The image data per one of the input image memory main scanning unit area that is x(bits) are copied to 4 output image memory main scanning unit areas.例文帳に追加

次いで、x(bit)を主走査単位領域として、入力画像メモリ主走査単位領域1か所につき、出力画像メモリ主走査単域領域の4か所へ画像データをコピーする。 - 特許庁

Then, the AD conversion section 21 is made to convert the N bits of the touch panel output voltage into touch coordinate data by N time serial comparison using only N pieces of valid weight voltage values.例文帳に追加

そして、AD変換部21に、N個の有効なウェイト電圧値のみを用いた、N回の逐次比較による、タッチパネル出力電圧のNビットのタッチ座標データへの変換を行わせる。 - 特許庁

To provide a technology for increasing available storage space within compressed blocks of memory attached to data processing chips, without requiring a proportional increase in on-chip compression status bits.例文帳に追加

オンチップ圧縮状態ビットの比例的な増加を必要とせずに、データ処理チップに付属のメモリの圧縮ブロック内の利用可能な記憶スペースを増加する技術を提供する。 - 特許庁

The data processor 1 includes branch condition generating instructions (ANDORP, ORANDP) for generating a branch condition by composite logical operation using plural bits included in the predicate register 12 in an instruction set.例文帳に追加

データ処理装置(1)は、プレディケートレジスタ(12)の複数ビットを用いる複合論理演算によって分岐条件を生成する分岐条件生成命令(ANDORP,ORANDP)を命令セットに有する。 - 特許庁

A memory cell array 1 is configured by arranging in matrix a plurality of memory cells storing data of two or more bits, and includes a plurality of bit lines and word lines connected to the memory cells.例文帳に追加

メモリセルアレイ1は、2ビット以上のデータを記憶する複数のメモリセルがマトリクス状に配置され、複数のメモリセルに接続される複数のビット線、及び複数のワード線を有している。 - 特許庁

To early and surely detect the compensate logic inversion of bits or bit swaps that occurs in received data in an optical transmission system that transmits and receives multilevel modulation optical signals.例文帳に追加

多値変調方式の光信号を送受信する光伝送システムについて、受信データに発生するビットの論理反転および入れ替わりを早期に検出して確実に補償する。 - 特許庁

A watermark embedding unit 20 embeds the control bits generated by the control bit generating unit 18 for identifying operating commands into voice data acquired by the voice input unit 12.例文帳に追加

透かし埋め込み部20は、音声入力部12が取得した音声データに、制御ビット生成部18が生成した操作コマンドを識別する制御ビットを電子透かしとして埋め込む。 - 特許庁

The memory 2 stores a multiplexed spread signal value which corresponds to the divided data, i.e., 18 bits and also prevents the fluctuation of an output of a correlation detector in a receiver side.例文帳に追加

このため、受信側では相関出力が変動し、その変動が乗算器により更に増幅されるためデータの0/1の判定が困難になるという問題点があった。 - 特許庁

To generate encoded data with not more than m × n bits and a fixed length L which is integral multiples of 32 in a block unit of m × n pixels while preserving resolution information and color information in a good condition.例文帳に追加

解像情報や色情報を良好に保存しつつ、且つ、m×n画素のブロック単位に、m×nビット以下であって32の整数倍の固定長Lの符号化データを生成する。 - 特許庁

Thus, flash memory cells corresponding to the data bits to be programmed are successively and partially programmed in parallel and maximum current being consumed in a unit program time is reduced.例文帳に追加

このようなプログラムアルゴリズムによると、チャージポンプ回路による集積回路ダイのサイズを増加させることなくプログラムに必要な十分な量の電流を供給することができる。 - 特許庁

When a digital audio signal processor 100 receives a signal compliant with a prescribed standard, the processor extends the low-order bits of the signal data by a digital signal processing circuit 2 to enhance the precision.例文帳に追加

ディジタルオーディオ信号処理装置100は、所定の規格に準拠した信号を受けると、ディジタル信号処理回路2により信号データの下位ビットを拡張して高精度化する。 - 特許庁

A protocol identification apparatus collates a set of potential protocol bit patterns with bits of a protocol data unit and identifies protocol used in a 1st layer of encapsulation.例文帳に追加

プロトコル識別装置は、第1のステージにおいて、潜在的なプロトコルビットパターンの組とプロトコルデータ単位のビットを照合して、カプセル化の第1の層に使用されたプロトコルを識別する。 - 特許庁

Based on this select signal, from a plurality of print data in N bits held in these plural holding circuits, a selection circuit selects one and transmits it to the compression engine.例文帳に追加

選択回路は、上記セレクト信号に基づいて、これら複数の保持回路に保持されている複数のNビットの印字データから1つを選択して圧縮エンジンへ送出する。 - 特許庁

Thus, it is possible to detect any error by collating data in an error inspection circuit 8 even when an attack fixing the specific bits of the memory address is made to an address decoder 12.例文帳に追加

これにより、アドレスデコーダ12に対して、メモリアドレスの例えば特定のビットを固定する攻撃が行われた場合にも誤り検査回路8でのデータ照合により、誤り有りを検出する。 - 特許庁

A variable length code decoding part 10 extracts a code word CODE and additional bits ADBIT corresponding to this code word from compressed picture data on the basis of a code table 11.例文帳に追加

可変長復号化部10は、符号語CODEと当該符号語に対応する付加ビットADBITとを符号テーブル11に基づいて圧縮画像データから抽出する。 - 特許庁

To provide a transcoder that converts a bit rate of coded data in compliance with the MPEG standard or the like and can efficiently assign bits without deteriorating the image quality to the utmost.例文帳に追加

MPEG規格等に準拠した符号化データのビットレートの変換を行うトランスコーディングにおいて、できるだけ画質を落とすことなく効率的にビットを割り当てることができるようにする。 - 特許庁

An A-D converter 22 converts analog RGB signals outputted from a PC 32 having the analog RGB outputs into digital data of the predetermined number of bits.例文帳に追加

A/Dコンバータ22は、アナログRGB出力を持つPC32が出力してくるアナログRGB信号をRGB各色ごとに予め決められたビット数のデジタルデータに変換する。 - 特許庁

To efficiently perform compression by transmitting or storing a value of a transform coefficient and a position of the transform coefficient in a transform data set by using the small number of bits as much as possible.例文帳に追加

可能な限り少ない数のビットを用いて、変換係数の値および変換データ・セットにおける変換係数の位置を送信または記憶することにより、効率的な圧縮を行う。 - 特許庁

例文

Thus, the number of bits of the RGB signals is not limited by the number of the data buses, and the color reproducibility of the pickup image display at the display device is improved compared to conventional portable equipment.例文帳に追加

これにより、RGB信号のビット数がデータバスの本数に制限されなくなり、表示装置での撮像画像表示の色再現性が従来の携帯機器に比べて向上する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS