「data bits」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

The data in the sector are those obtained as the result scrambled by the scramble data column such that the value changeable in accordance with the value of ≥n bits of low order (n is ≥2 integer) of the value displaying the sector number by the binary number is made to the initial value.例文帳に追加

該セクタ内の該データは、該セクタ番号を２進数で表示した値の下位ｎビット以上の値（ｎは２以上の整数）に対応して変えられる値を初期値とするスクランブルデータ列によりスクランブルされた結果として得られたデータである。 - 特許庁

This device efficiently uses a memory with a 16-bit width by multiplexing a 10-bit video signal and further 2-bit auxiliary data into 16 bits and also dividing the multiplexed video signal into the original 10-bit video signal and the original 2-bit auxiliary data.例文帳に追加

１０ビットの映像信号とさらに２ビットの補助データを１６ビットに多重し、また多重された映像信号を元の１０ビットの映像信号と２ビットの補助データに分離することで、１６ビット幅のメモリを効率よく使用する。 - 特許庁

A logarithmic conversion high-order bit string generation section detects a bit the logic of which is "1" and positioned at the top among respective bits of inputted data B as an active bit and defines binary data indicating this bit position S as a logarithmic conversion high-order bit string D.例文帳に追加

対数変換上位ビット列生成部が、入力データＢの各ビットのうち論理“１”となっている最も上位に位置するビットをアクティブビットとして検出し、このビット位置Ｓを表すバイナリデータを対数変換上位ビット列Ｄとする。 - 特許庁

A bit which may cause a retention defect of a data retention capability resulting from random changes with time is screened by repeating a pause refresh test for checking a data retention function in the whole chip surface and the whole bits by an optimized frequency.例文帳に追加

データ保持機能を調べるポーズ・リフレッシュ試験を、チップ全面全ビットにおいて、最適化された回数分繰り返すことで、データ保持能力のランダムな経時変化に起因したリテンション不良を生じる可能性のあるビットをスクリーニングする。 - 特許庁

The buffer 13 has a FIFO configured by a plurality of stages, each stage of the FIFO is capable of storing one unit (10 bits) of digital data, and the buffer 13, as a whole, is capable of storing digital data in number of units equivalent to the number of configured FIFO stages.例文帳に追加

バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。 - 特許庁

When a communication processing part 11c completes reading data of a predetermined device 4 from a PLC 3, a data acquisition decision part 12b rewrites reading completion monitor bits set in a state monitor region 14b in an operation memory 14 to ON.例文帳に追加

データ取得判定部１２ｂは、通信処理部１１ｃが、ＰＬＣ３からの所定のデバイス４のデータの読み込みが完了すると、作業メモリ１４における状態監視領域１４ｂに設けられた読込完了監視ビットをＯＮに書き替える。 - 特許庁

8-bit read data RD outputted from a terminal DO of an SRAM 11 is divided by 4 bits, and they are connected to data output terminals 4a and 4b through selectors 14a and 14b and three-state output buffers 15a and 15b respectively.例文帳に追加

ＳＲＡＭ１１の端子ＤＯから出力される８ビットの読み出しデータＲＤを、４ビットずつに分離し、それぞれセレクタ１４ａ，１４ｂと３ステートの出力バッファ１５ａ、１５ｂを介してデータ出力端子４ａ，４ｂに接続する。 - 特許庁

To provide the coder that makes a task efficient so as to reduce a data quantity by providing a proper scale parameter to a coding means to attain the task of necessity of zero filling against a low efficiency in the case that the number of bits is less than the number of assigned bits due to a setting value of the scale parameter when a motion vector is coded.例文帳に追加

動きベクトルの符号化を行なう場合にスケールパラメータの設定値により、割当てビット数よりも少ない場合において、ゼロ埋めの必要があり効率が悪いという課題を適切なスケールパラメータを与えることにより効率化を図り、データ量を削減することができる符号化装置を提供する。 - 特許庁

The encoding device includes a first ECC coder (235) adding parity of an error correction code by interleaving a data column to a plurality of blocks for each m(m≥2) bits, a parity coder (234) adding a parity bit for each plurality of bits, and a second ECC coder (220) performing second error correction encoding of linear encoding using repetition decoding.例文帳に追加

データ列を、ｍ（ｍ≧２）ビット毎に、複数ブロックにインターリーブし、誤り訂正符号のパリティを付加する第１のＥＣＣ符号器（２３５）と、複数のビット数毎に、パリティビットを付加するパリティ符号器（２３４）と、反復復号を使用する線形符号化の第２の誤り訂正符号化を行う第２のＥＣＣ符号器（２２０）とを設ける。 - 特許庁

To achieve effective use of a 24 bit corresponding DAC (Digital Analog Converter) 13 and quality improvement of reproduction sound by improving the bit extension accuracy from 16 bits to 24 bits when reproducing voice currently recorded on a CD-DA (Compact Disk Digital Audio) 11 by 16 bit data using a DSP (Digital Signal Processor) 12 and the DAC 13 which correspond to 24 bit.例文帳に追加

ＣＤ−ＤＡ１１に１６ビットデータで記録されている音声を、２４ビット対応のＤＳＰ１２及びＤＡＣ１３を用いて再生する場合に、１６ビットから２４ビットへのビット拡張精度を改善して、２４ビット対応ＤＡＣ１３の有効活用及び再生音の高品質化を図る。 - 特許庁

Since a 16-bit code being a basic configuration of a PSC and an SSC generated from a code generating circuit 170 as inverse spread codes has a constant repetitive characteristic in positive bits and negative bits, each of 16-sets of the arithmetic circuits can apply correlation processing to received data respectively deviated by one chip.例文帳に追加

コード発生回路１７０が逆拡散コードとして発生するＰＳＣ及びＳＳＣの基本構成である１６ビットコードは、正極性のビットと負極性のビットとの繰り返し特性が一定であるので、１６個の演算回路それぞれにおいて１チップずらした受信データに対して相関処理を行うことができる。 - 特許庁

Each control point coordinate is converted into a transfer format 14 for small size when character size of a font is the size so as to be stored in the transfer format 14 for small size in the fixed decimal point form of the integer part with 10 bits and the decimal part with 6 bits in the case of transferring the font data acquired from the OS to the printer by the printer driver.例文帳に追加

プリンタドライバは、ＯＳから取得したフォントデータを印刷装置に転送する際、そのフォントの文字サイズが、整数部１０ビット小数部６ビットの固定小数点形式の小サイズ用転送フォーマット１４に収まるサイズの場合は、各制御点座標を小サイズ用転送フォーマット１４に変換する。 - 特許庁

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m.例文帳に追加

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。 - 特許庁

The input data are divided for every two bits from lower order, a total three bits of each set and a lower order set are grouped, and a combination in which an upper order 1 bit of the first group and the second group becomes 0 or 1 and the third bit from the lower order after operation of addition or subtraction becomes 1 is made a prescribed combination.例文帳に追加

ここで、入力データを下位から２ビットごとに区切り、各組と下位組の最上位ビットの計３ビットをグループとし、第１グループ及び第２グループの上位１ビットが共に０又は１であって加算又は減算の演算後の下位から３ビット目が１となる組み合わせを所定の組み合わせとする。 - 特許庁

The composition circuits 41-43 combine data of the images 21, 31 for each pigment in the unit of bits to generate composite data corresponding to each value of the opaque information α, selects the composition data corresponding to the value α designated for the pixel, an RGB composition circuit 51 applies composition processing to the selected data to generate a composite image 52.例文帳に追加

合成回路４１〜４３にて画像２１、３１のデータを各色素毎にビット単位で組み合わせて不透明情報αの各値に対応した合成データを作成し、その中で当該画素に指定されたα値に対応した合成データを選択し、これをＲＧＢ合成回路５１にて合成処理して合成画像５２を生成する。 - 特許庁

The mobile electronic device 2 determines whether a data field is attached according to the arrangement of bits in the predetermined position of a record read command received from the processing apparatus 1, and in determining the attachment of the data field, determines the number of records to be read according to the value of the data field, and reads the determined number of record data from the storage section 28.例文帳に追加

携帯可能電子装置２は、処理装置１より受信するレコード読出しコマンドの所定の位置のビットの並びに応じてデータフィールドが付されているか否かを判定し、データフィールドが付されていると判定した場合、データフィールドの値に応じて読み出すレコードの数を決定し、決定した数のレコードデータを前記記憶部２８から読み出す。 - 特許庁

Correlation value computation parts 24-26 compare the received waveform data with one frame of first prediction code data corresponding to a position marker or a code of a marker, where each sample is a value represented by a plurality of bits; one frame of second prediction code data corresponding to a code 0; and one frame of third prediction code data corresponding to a code 1.例文帳に追加

相関値算出部２４〜２６は、受信波形データと、各サンプルが複数ビットにより表される値である１フレーム分のポジションマーカー或いはマーカーの符号に相当する第１の予想符号データ、１フレーム分の符号「０」に相当する第２の予想符号データ、および、１フレーム分の符号「１」に相当する第３の予想符号データとを、それぞれ比較する。 - 特許庁

The data recording medium has a data area for storing data and an address area for identifying the data area, and a second mark indicating respective arrangement positions of all bits in a bit string corresponding to an address is formed in the vicinity of the address area in the medium in which a first mark representing a bit string corresponding to the address is formed in the address area.例文帳に追加

データ記録媒体は、データを記憶するためのデータ領域と、データ領域を識別するためのアドレス領域とを有し、アドレス領域にアドレスに応じたビット列を表す第１のマークが形成された媒体において、アドレス領域の近傍に、アドレスに応じたビット列における全ビットのそれぞれの配置位置を指し示す第２のマークを形成する。 - 特許庁

To realize high-resolution display which does not reduce the information volume (the number of bits) of multi-bit monochromatic image data and to use interfaces and inter-device connection lines for general OS as they are.例文帳に追加

多ビットモノクロ画像データの情報量（ビット数）を落とさない高解像度表示を可能にし、かつ一般のＯＳ対応のインタフェースや、装置間の接続線をそのまま使用できるようにする。 - 特許庁

A model information which can at least identify the number of usable bits Nmax per pixel of the printing data to be supplied to the printing device (Nmax is an integer of one or more) is received from the printing device.例文帳に追加

印刷デバイスに供給すべき印刷データの１画素当たりの使用可能なビット数Ｎmax （Ｎmax は１以上の整数）を少なくとも識別可能な機種情報を、印刷デバイスから受け取る。 - 特許庁

A counter 33 counts outputs from the decoder 32 and outputs a delay signal when the count result reaches the number nc (the number decided according to data DH of the high-order 4 bits of the digital value).例文帳に追加

カウンタ３３は、デコーダ３２の出力を計数し、計数結果が設定された回数nc（ディジタル値の上位４ビットのデータＤHにより決まる回数）と等しくなったとき遅延信号を出力する。 - 特許庁

When an input signal Di of 8-bit width is inputted, an interface 11 successively stores the input signal Di in each 8-bit unit for eight cycles, and writes data in a storage part 12 as the bit width of 64 bits.例文帳に追加

８ビット幅の入力信号Ｄｉを入力し、インターフェース１１で入力信号を８ビット単位で８サイクルかけて順次格納し、ビット幅を６４ビットにして記憶部１２に書き込む。 - 特許庁

A first and a second information appended portions 11 and 12 append a first and a second parity bits, to a bit string of identification information and a bit string of a predetermined main part of data contained in a bit string of transmission information.例文帳に追加

伝送情報のビット列に含まれる識別情報のビット列と所定のデータ本体のビット列に、第１および第２情報付加部１１，１２によって第１および第２のパリティビットを付加する。 - 特許庁

To obtain a high image quality printout by suppressing the increase of the compression rate of the raster data for background more than necessary at the time of a fall back and by generating exact attribute bits.例文帳に追加

フォールバック時にバックグラウンド用のラスタデータの圧縮率を必要以上に高めることを抑制し、正確な属性ビットを生成することにより高画質な印刷出力を得ることを目的とする。 - 特許庁

Thus, the delay amount can be adjusted in 8 stages, on the basis of the delay data signal in 3 bits, the delay amount can be set minutely and the delay amount can simply be controlled.例文帳に追加

したがって、３ビットの遅延データ信号に基づいて遅延量を８段階に調節可能であり、細密に遅延量を設定することができるとともに、簡易に遅延量を制御することができる。 - 特許庁

A constitution input/output circuit is provided with plural constitutable input/output elements and one of the plural bits of the data bus is connected to corresponding one input/output terminal for the respective input/ output elements.例文帳に追加

構成入出力回路は複数の構成可能入出力素子を有し、各入出力素子はデータバスの複数のビットの１つを対応する１つの入出力端子に接続する。 - 特許庁

A bottom up approach involves forming a data tree, merging two existent bits to form a new bin based on a merging condition; and repeating the merging step until a terminating condition is achieved.例文帳に追加

ボトム・アップ手法は、データのツリーを形成し、併合条件に基づいて２つの既存のビンを併合して新しいビンを形成し、終了条件に到達するまで併合段階を繰り返す、ことを含む。 - 特許庁

The number of extreme values is increased by the effect of white noise attached to the objective image data Vdg1, and the number of quantization bits set accordingly is decreased so as to make accurate coding difficult.例文帳に追加

対象となる画像データVdg1に付加されているホワイトノイズの影響により極値が増えてしまい、それに応じて設定される量子化ビット数が少なくなり、正確に符号化を行うことが困難になる。 - 特許庁

To improve a substantive communication speed without increasing the number of bits of a data signal in a communication frame in a communication apparatus belonging to a communication system using a CSMA/NBA system.例文帳に追加

ＣＳＭＡ／ＮＢＡ方式を用いた通信システムに属する通信装置において、通信フレームにおけるデータ信号のビット数を大きくすることなく、実体的な通信速度を向上させること。 - 特許庁

A correction gradation calculation unit 112 calculates correction gradation Dcor by expression [Vcor/{(Rmax-Rmin)/2^N}], wherein Rmax denotes a maximum value of a reference lamp voltage, Rmin denotes a minimum value, and input video data are N bits.例文帳に追加

補正階調算出部１１２は、基準ランプ電圧の最大値をＲmax、最小値をＲmin、入力映像データをＮビットとすると、補正階調Ｄcorを式［Ｖcor／｛（Ｒmax−Ｒmin）／２^N｝］により算出する。 - 特許庁

Quantization information is obtained which is quantized into a prescribed number of bits representing the character of the plurality of particles, First and second sets of data for classification are generated from the obtained quantization information.例文帳に追加

複数の粒子の特徴を示す所定のビット数に量子化された量子化情報を取得し、取得した量子化情報から、第１の分類用データと第２の分類用データを生成する。 - 特許庁

The status information 105: stores information indicating with which processing unit the cache line is shared in bits S1 to S4; and stores information indicating whether the data of the cache line are rewritten or not in a bit m.例文帳に追加

状態情報105は、どのプロセッシングユニットとキャッシュラインを共有しているかを示す情報をS1〜S4ビットに保持し、また、そのキャッシュラインのデータが書き替えられたか否かの情報をmビットに保持している。 - 特許庁

Alternatively, a word unit constituted of only a 4channel bits data part (having a predetermined value in which a mark duty ratio to the channel bit is less than 100% in this case) is formed.例文帳に追加

あるいは、４チャネルビットのデータ部のみから成るワード単位（但し、この場合には、チャネルビットに対するマークデューティ比が１００％未満の所定値を有するものとされる）を形成することとする。 - 特許庁

To achieve branching and subroutine branching by minimizing an increase in logical/physical scales, maintaining compatibility with existing CPUs, and determining the state of the bits of data at an arbitrary address in a memory.例文帳に追加

論理的・物理的規模の増大を最小限とし、既存のＣＰＵと互換性を維持しつつ、メモリ上の任意のアドレスのデータのビットの状態を判定して、分岐及びサブルーチン分岐を可能にする。 - 特許庁

An error correction coding circuit 1 and an error correction decoding circuit 2 generate an error correction code and perform error correction to data of a 32-bit (the number of unit bits for error correction) unit.例文帳に追加

誤り訂正符号化回路１、および誤り訂正復号化回路２は、３２ビット（誤り訂正の単位ビット数）単位のデータに対して、誤り訂正符号の生成、および誤り訂正を行う。 - 特許庁

An inverter 5 outputs digital data of low-order n-bits when reference voltage V_H is determined to be higher from the comparison signal CS, and inverts and outputs it when it is determined to be lower.例文帳に追加

反転器５は比較信号ＣＳから基準電圧Ｖ_Ｈ の方が高いと判定したときは下位ｎビットのデジタルデータをそのまま出力し、低いと判定したときは反転して出力する。 - 特許庁

In turn, a receiving side determines whether the communication speed is appropriate for the line quality on the basis of the number of error bits in the received test data and informs the transmitting side of an affirmative or negative response. 例文帳に追加

一方、受信側は受信した前記テストデータ内のエラービット数からその通信速度が回線品質に適しているかどうか判定し、肯定又は否定応答を送信側に通知する。 - 特許庁

A PO arithmetic circuit 171 carries out an arithmetic operation to calculate an outer code parity by sequentially capturing symbols of each column in the case of representing block data of a DVD with symbols each comprising 8 bits.例文帳に追加

ＰＯ演算回路１７１は、ＤＶＤのブロックデータを８ビットからなるシンボルにて行列表記した際の各列のシンボルを順次取り込んで外パリティを算出するための演算を行う。 - 特許庁

The P/S conversion section 14 applies serial conversion to the video signal of 16-bits parallel data, an E/O conversion section 15 converts the supplied video signal into an optical signal and transmits the result to a CCU 2 via an optical fiber cable.例文帳に追加

Ｐ／Ｓ変換部１４は、16bitsパラレルデータの映像信号をシリアル変換し、Ｅ／Ｏ変換部１５は、供給された映像信号を光信号に変換し、光ファイバケーブルを介して、ＣＣＵ２に送信する。 - 特許庁

To prevent any bit column which is the same as a frame synchronizing code (m bits) from being generated, even when performing XOR arithmetic operations with a scramble code, when the frame synchronizing code is used from the scramble code, and to obtain secrecy of data by sharing the scramble code by a transmitter and a receiver.例文帳に追加

スクランブル符号にフレーム同期符号（ｍビット）を使用するとき、スクランブル符号でＸＯＲ演算してもフレーム同期符号と同じビット列が発生しないようにすること。 - 特許庁

A wire connection matrix 12 rearranges signals of eight bits output from the data converter 11 according to a zigzag scanning rule and outputs them to corresponding output terminals among 64 output terminals.例文帳に追加

結線マトリックス１２では、データ変換部１１から出力される８ビットの信号を、ジグザグスキャン則に従って並べ替えて６４の出力端子の内の該当する出力端子に出力する。 - 特許庁

The multilevel image data of a prescribed block size are decomposed into orthogonal transformation coefficients, an amplitude distribution for each space frequency is detected, classification into image modes is performed and they are converted to the intrinsic number of bits for each image mode.例文帳に追加

所定ブロックサイズの多値画像データを直交変換係数に分解し、空間周波数毎の振幅分布を検出し画像モードに分類する一方、画像モード毎に固有のビット数に変換する。 - 特許庁

To provide a multi-plane type flash memory for improving operation speed and data throughput by simultaneously performing programming and read operations for plural planes in response to a chip enable signal containing plural bits.例文帳に追加

マルチプレーン型フラッシュメモリにおいて、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させる。 - 特許庁

An error detection correction circuit 8 detects an error of three bits or more of the read data on the basis of a comparison result from the ECC code comparison circuit 6 or a comparison result from the count number comparison circuit 7.例文帳に追加

誤り検出訂正回路８は、ＥＣＣコード比較回路６からの比較結果またはカウント数比較回路７からの比較結果に基づいて、読み出しデータの３ビット以上の誤りを検出する。 - 特許庁

The image quality control section 23 decides the encoding object by shifting the transform coefficient of each band component by the number of bits corresponding to the priority according to priority data PD obtained from a priority table 24.例文帳に追加

画質制御部２３は、優先度テーブル２４から得た優先度データＰＤに従って、各帯域成分の変換係数を優先度に対応するビット数だけシフトさせて前記符号化対象を決定する。 - 特許庁