「data bits」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

In a method for accessing multi-dimensional array data stored in a memory system using a dynamic type memory device, low level bits in indexes of multi-dimensional array data being at least two-dimensional or above among multi-dimensional array data are uniformly assigned to column addresses showing inner-page addresses of the memory device to generate the memory addresses.例文帳に追加

本発明は、ダイナミック型のメモリデバイスを使用したメモリシステム上に格納された多次元配列データにアクセスする方法であって、多次元配列データのうち少なくとも二次元以上のインデクスの下位ビットを、メモリデバイスのページ内アドレスを表すカラムアドレスに均等に割り振ってメモリアドレスを生成する。 - 特許庁

When the data are transferred in the block mode by a transmission controller, the data corresponding to a start bit are set at 1 with the data corresponding to the 2nd and 3rd bits set at 1 respectively.例文帳に追加

ブロックモードは、所定の長さのシリアルデータを転送するときに、転送するデータを複数のブロックに区分し、始めにどのブロックを転送するのかを示す情報であるブロック情報を送信し、続いてそのブロック情報によって特定されたブロックに含まれるデータを送信することによりデータを送受するモードである。 - 特許庁

An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加

受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが１ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁

In this case, an apparatus 21 disclosed herein attaches stuffing bits (0 bit) 22 to the ES signal 21 by that much of deficient data to produce an ES signal 31 with a data size equivalent to 25 Mbps, adds a TS header 32 to the ES signal 31 to produce a TS signal, and transmits the TS signal.例文帳に追加

この場合、装置２１は、ES信号２1に対して、データの不足分だけスタッフィングビット（0bit）２２を付加することで、25Mbps相当のデータサイズを有するES信号３１を生成し、そのES信号３１に対してTSヘッダ（TS Header）３２を付加してTS信号を生成し、そのTS信号を送信する。 - 特許庁

In a second precharging period after the first precharging period, the first precharging circuit supplies one of a high-potential-side source voltage, a low-potential-side source voltage, and the first precharging voltage to the output line based upon data of the high-order two bits of the gray scale data.例文帳に追加

該第１のプリチャージ期間後の第２のプリチャージ期間に、第１のプリチャージ回路が階調データの上位２ビットのデータに基づいて高電位側の電源電圧、低電位側の電源電圧及び第１のプリチャージ電圧のいずれかを出力線に供給する。 - 特許庁

In the channel data transmission method of serial communication which transmits an instruction to at least a part of control object device of a plurality of control object devices, channel data has address bits individually assigned for each control object device.例文帳に追加

複数の制御対象装置の少なくとも一部の制御対象装置に指令を伝送するシリアル通信のチャンネルデータ伝送方法において、チャンネルデータは、制御対象装置ごとに個別に割り当てられたアドレスビットを有するチャンネルデータ伝送方法とする。 - 特許庁

A sample-and-hold circuit 130 is provided along an X direction between a display area 100 and the X address decoder 120 and samples data bits output from a data bit supply circuit 114 to bit lines corresponding to the selected X selection lines.例文帳に追加

サンプル・ホールド回路１３０は、表示領域１００とＸアドレスデコーダ１２０との間に、Ｘ方向に沿って設けられるとともに、選択されたＸ選択線に対応するビット線に、データビット供給回路１１４により出力されたデータビットをサンプリングする。 - 特許庁

A step of extracting transducer position information from bit patterned magnetic media includes a step of providing a magnetic storage medium having at least one data array with multiple discrete and separated recording bits and a step of providing the transducer adjacent to the data array.例文帳に追加

ビットパターン化された磁気媒体からトランスデューサ位置情報を抽出するステップは、複数の離散的かつ別個の記録ビットを備えた少なくとも１つのデータアレイを有する磁気記憶媒体を設けるステップと、データアレイに近接してトランスデューサを設けるステップとを含む。 - 特許庁

After that, a shift register 30 shifts the mantissa part of the inputted floating decimal point data by as much as the difference calculated by the subtracter 20, and a bit extracting part 40 extracts the prescribed number of bits in the shifted mantissa part as fixed decimal point data.例文帳に追加

その後、シフトレジスタ３０において、入力された浮動小数点データの仮数部を指数部減算器２０にて求められた差分だけシフトさせ、ビット抽出部４０において、シフトした仮数部のうち所定のビット数を固定小数点データとして抽出する。 - 特許庁

The respective bits bi of digital data for capacitance control are supplied to the gate of the MOS-FET (Qi) and the inverter Ai in each of the serial circuits, and the capacitance changing corresponding to the value of the digital data is obtained between the first terminal T1 and the second terminal T0.例文帳に追加

容量制御用のデジタルデータの各ビットｂiが、直列回路のそれぞれにおけるＭＯＳ−ＦＥＴ（Ｑi）のゲートおよびインバータＡiに供給され、第１の端子Ｔ1と、第２の端子Ｔ0との間に、デジタルデータの値に対応して変化する容量を得る。 - 特許庁

When a CRC (cyclic redundancy check) deciding device 505 decides that hard decision data are not acceptable, the memories 561 and 562 are referenced, and if there is a matching time point, bits of the hard decision data corresponding to the time point are inverted to perform CRC decision again.例文帳に追加

ＣＲＣ判定器５０５で硬判定データがＮＧと判定された場合には、位置情報格納メモリ５６１及び５６２を参照し、一致する時点があったときは、その時点に対応する硬判定データのビットを反転し、再びＣＲＣ判定を行う。 - 特許庁

Interent numbers are assigned to respective data to be retrieving items of a web page to be retrieved, bit masks whose numbers correspond to respective bits are generated and a retrieved result is prepared from an AND result between each bit mask and a bit mask similarly generated from data selected at the time of retrieval.例文帳に追加

検索対象となるＷｅｂページで検索項目となるデータにそれぞれ固有の番号を与え、番号をビットに対応したビットマスクを生成し、検索時に選択されたデータから同様に生成したビットマスクとの論理積の結果により検索結果を作成する。 - 特許庁

In the transmitting circuit 9, a cyclic code CRC of 16 bits capable of detecting the error of the input data is added to the end of the inputted position sensing information, to be converted into the serial data and transmitted to the servo controller 13 as a serial signal SRX.例文帳に追加

送信回路９では、入力された位置検出情報の末尾に入力データの誤りを検出できる１６ビットの巡回符号ＣＲＣを付加してシリアルデータに変換してシリアル信号ＳＲＸとしてサーボ制御装置１３へ送信する。 - 特許庁

A transmitter's number transmitted by an ASCII code from an exchange is first written in a buffer (S3) and, regarding each number composing the transmitter's number written in the buffer, data of low-order 4 bits are taken out from leading data of 1 bit in turn (S4, S6 and S11).例文帳に追加

交換機からＡＳＣＩＩコードで送られる発信者番号は、まずバッファへ書き込まれ（Ｓ３）、そのバッファへ書き込まれた発信者番号を構成する各番号は、先頭の１バイトのデータから順に下位４ビットのデータが取り出される（Ｓ４，Ｓ６，Ｓ１１）。 - 特許庁

In a case where it is determined that user data to be transmitted are not present at a radio base station, a radio communication terminal stores 0 in a header Format, calculates a CRC code from padding bits (all zero) and ack, and turns off a power amplifier in a period of time during which user data are to be transmitted.例文帳に追加

無線通信端末は、無線基地局に送信すべきユーザデータが存在しないと判定された場合、ｈｅａｄｅｒＦｏｒｍａｔに０を格納し、パディングビット（オールゼロ）及びａｃｋからＣＲＣ符号を算出し、ユーザデータを送信すべき期間においてパワーアンプをオフする。 - 特許庁

The main semiconductor integrated circuit device 105 incorporates a D/A conversion means 110 for converting digital data of n bits (n: an integer of 2 or more) accessing to designate any of outside devices 110-140 into analog data to be output to the outside.例文帳に追加

主半導体集積回路装置１０５は、外部デバイス１１０〜１４０の何れかを指定してアクセスをするためのｎビット（ｎは２以上の整数）のデジタルデータをアナログデータに変換して外部へ出力するＤ／Ａ変換手段１０１を内蔵している。 - 特許庁

A format conversion part 10 divides each pixel component of image data 2 of a first format expressing gradation of each pixel component with a plurality of bits into a prescribed bit group, and couples the bit group on the basis of bit depth to be converted into the image data of a second format.例文帳に追加

フォーマット変換部１０は、各画素成分の階調が複数ビットで表現される第１のフォーマットの画像データ２の各画素成分を所定のビットグループに分割し、ビットグループをビット深度に基づいて結合して第２のフォーマットの画像データに変換する。 - 特許庁

An error correction code is generated from data after reference bit insertion to which a known reference bit is inserted into an information bit sequence consisting of a plurality of information bits, and coded data are generated by adding the error correction code to the information bit sequence.例文帳に追加

複数の情報ビットからなる情報ビット系列に既知の参照ビットを挿入した参照ビット挿入後データから誤り訂正符号を生成し、前記情報ビット系列に前記誤り訂正符号を付加することによって符号化データが生成される。 - 特許庁

If ID information from a navigation unit(NU) included in a reception signal from the NU of a vehicle belongs to a prescribed group (S51 to S52), data of status bits of this reception signal and the version of background data stored on the vehicle side at present are compared with each other (S56 and S57).例文帳に追加

車両のナビゲーションユニット（ＮＵ）からの受信信号に含まれるＮＵのＩＤ情報が所定のグループに属しているときには(S51,S52)、その受信信号のステータスビットのデータと、車両側で現在記憶されている背景データのバージョンとを比較する(S56,S57)。 - 特許庁

In this apparatus, a switch is set according to the contents of head data of data to be received, a baud rate is judged on the basis of a time from the first fall to the next rise in the head data of the received data and the number of bits determined from the setting status of the switch, and this judged baud rate is set to receive the data.例文帳に追加

この発明は、受信するデータにおける先頭データの内容に合わせてスイッチを設定しておき、データを受信した時、受信したデータの先頭データにおける最初の立下りから次の最初の立ち上がりまでの時間と上記スイッチの設定状態から判定されるビット数とに基づいて受信データのボーレートを判断し、この判断したボーレートに設定してデータを受信するようにしたものである。 - 特許庁

In an apparatus for processing the data stream of variable-length codewords representing an image, when current packetized data are smaller than the predetermined number of words, in response to a packet alignment flag (PAF), a means which responds to the end of embedding the current packetized data in the stream of packetized data is controlled and incomplete words in the current packetized data are filled with zero bits.例文帳に追加

画像を表わす可変長コードワードのデータストリームを処理する装置において、パケット・アラインメント・フラグ（ＰＡＦ）に応答して、予め定められたワード数より現在のパケット化されたデータが小さい場合には、パケット化されたデータのストリーム中に現在のパケット化されたデータの埋め込みの終了に応答する手段を制御し、現在のパケット化されたデータ中の不完全なワードをゼロ・ビットで埋める。 - 特許庁

This information encoding device is equipped with a ring buffer 10, to which (n)-bit data including a terminating code can be inputted in parallel, n/2 number of convolutional encoding circuits which perform convolutional encoding of the bits of even-numbered inputted data of the ring buffer 10, and multiplexers 17 to 19 which input the bits generated by the respective convolutional encoding circuits and outputs them sequentially serial.例文帳に追加

本発明の情報符号化装置は、終結符号を含むｎビットのデータをパラレルに入力可能なｎビット(０〜ｎ−１)のリングバッファ１０と、リングバッファ１０の偶数番に入力されたデータのビットに対し畳込み符号化を行うｎ／２個の畳込み符号化回路１１〜１６と、各畳込み符号化回路により生成されたビットをパラレルに入力し、順次シリアルに出力するマルチプレクサ１７〜１９とを備える。 - 特許庁

Compensation data for a small signal area output from the LUT 225 when the value of the ninth to eighteenth bits is <16, or compensation data for a large signal area output from the LUT 226 when the value is ≥16, are input to a predistorter 202, respectively and the predistorter compensates for the input data I and Q using the input compensation data.例文帳に追加

上記第９〜第１８ビットの値が１６未満のときには、ＬＵＴ２２４から出力される小信号領域用の補償データが、１６以上のときには、ＬＵＴ２２６から出力される大信号領域用の補償データが、プリディストータ２０２に対して入力され、プリディストータ２０２は、入力された補償データを用いて、入力データＩ，Ｑに対する補償を行う。 - 特許庁

A plurality of columns can be designated to the column number designation data, the conversion part 66 outputs column numbers of all columns designated by the column number designation data to a second electrode driving circuit 56 and the conversion part 62 outputs row numbers corresponding to the positions of the bits being turned on by the column data of the columns designated by the column number designation data to a first electrode driving circuit 55.例文帳に追加

行番号指定データには、複数の行を指定することができ、変換部６６は、行番号指定データで指定された全ての行の行番号を第２の電極駆動回路５６に出力し、変換部６２は、行番号指定データで指定された行の行データでオンしているビットの位置に対応した列番号を第１の電極駆動回路５５へ出力する。 - 特許庁

Correction is made for each of images G1 to Gk shown by A/D converted image data acquired by AE bracket shooting so that brightness of any image other than a first image whose exposure is the lowest coincides with brightness of the first image, and exposure adjustment processing is carried out by performing bit extension from m bits to n bits (n>m).例文帳に追加

ＡＥブラケット撮影により取得されたＡ／Ｄ変換後の画像データにより表される画像Ｇ１〜Ｇｋのそれぞれに対して、最も露出が低い第１の画像以外の他の画像の明るさを第１の画像の明るさに合わせるように補正するとともに、ｍビットからｎビット（ｎ＞ｍ）にビット拡張することにより露出調整処理を行う。 - 特許庁

The recording and reproducing device of the decreased decoding errors is made possible by repeating the procedures of forming check bits for error correction and recording the same in combination with the result of decoding in recording reproduction data and calculating reliability simultaneously with the result of decoding and correcting the decoding errors in decoding by using the reliability and check bits.例文帳に追加

再生データを記録するに際し、誤り訂正用のチェックビットを生成して、情報データと併せて記録し、復号するに際しては、復号結果と同時に信頼度を算出し、信頼度とチェックビットを用いて復号誤りを訂正するという手順を繰り返すことにより、復号誤りの少ない記録再生装置を可能とした。 - 特許庁

In a data determination circuit 20 having pipeline A/D conversion circuits 601 and 602, in accordance with a determination result output from pipeline stages 602 (first stage, second stage) of at least two higher bits of the pipeline A/D conversion circuit, the pipeline A/D conversion circuit stops the operation of pipeline stages 602 (third stage, ..., Nth stage) of subsequent lower bits.例文帳に追加

パイプライン型Ａ／Ｄ変換回路６０１，６０２を有するデータ判定回路２０であって、前記パイプライン型Ａ／Ｄ変換回路は、該パイプライン型Ａ／Ｄ変換回路における少なくとも上位２ビットのパイプラインステージ６０２（1st stage, 2nd stage）から出力される判定結果に応じて、それよりも下位ビットのパイプラインステージ６０２（3rd stage, …， Nth stage）の動作を停止する。 - 特許庁

A DCT section 71 generates a DCT coefficient block, a quantization section 72 generates a quantization DCT coefficient block, a data imbedding section 73 imbeds an audio bit stream to all bits of AC coefficients in a frame area, imbeds an audio bit stream to low-order bits of the AC coefficients at the outside of the frame area and a Huffman coding section 74 applies Huffman coding to an output of the section 73.例文帳に追加

ＤＣＴ部７１は、ＤＣＴ係数ブロックを生成し、量子化部７２は、量子化ＤＣＴ係数ブロックを生成し、データ埋込部７３は、額縁領域において、ＡＣ係数の全ビットにオーディオビットストリームを埋め込み、額縁領域外において、ＡＣ係数の下位ビットにオーディオビットストリームを埋め込み、ハフマン符号化部７４は、ハフマン符号化する。 - 特許庁

A spreading means 305 once receiving the resending request signal spreads resent data to which the parity bits are added according to a spreading pattern which is changed in at least one of a time-directional spreading rate and a frequency-directional spreading rate, and the transmitting means 310 transmits the resent data.例文帳に追加

拡散手段３０５は、再送要求信号を受けて、時間方向の拡散率及び周波数方向の拡散率の少なくともいずれかを変更した拡散パターンに基づいて、パリティビットが付加された再送データを拡散し、送信手段３１０は、再送データを送信する。 - 特許庁

The predetermined data transfer instruction is provided with a register designation field(Rm, Rn) with a plurality of bits for explicitly designating the number of one register from a group of registers, and data transfer between the registers corresponding to numbers which are not less or not more than the number designated by the register designation field is instructed.例文帳に追加

所定のデータ転送命令は、一群のレジスタの中から一つのレジスタの番号が明示的に指定される複数ビットのレジスタ指定フィールド（Ｒｍ、Ｒｎ）を有し、レジスタ指定フィールドで指定された番号以上又は以下の番号に対応するレジスタとメモリとの間のデータ転送を指示する。 - 特許庁

The encoder applies the OR arithmetic operation above to all data in a wavelet transform area being an encoding object and obtains a bit plane of a highest position among bit planes including effective bits by each block on the basis of the bit location data finally obtained.例文帳に追加

本装置は、以上の論理和演算を、符号化対象となるウェーブレット変換領域内の全データに対して行い、最終的に得られたビット位置データに基づき、各ブロック毎に値が有効とされたビットが含まれるビットプレーンのうちの最上位のビットプレーンを求める。 - 特許庁

For program data in a machine language by a RISC (Reduced Instruction Set Computer), codes of the same meaning are stored in a predetermined region determined in a fixed format having a data length of 32 bits, and thereby a possibility, for a slide to be matched at intervals of four bytes when performing the coding by LZ77 codes, becomes high.例文帳に追加

ＲＩＳＣによるマシン語のプログラムデータは、データ長が３２ビットの固定フォーマットで決められた所定領域に対して、同じ意味のコードが格納されるため、ＬＺ７７符号による符号化を行う際のスライドが４バイト毎に一致する可能性が高くなる。 - 特許庁

A data steering circuit 310 connects with N sub-channels of a memory, and dynamically operates memory access type data including the tiled or untiled memory access according to the access control signal, the address bits having been adjusted, and sub-channel identifiers associated with N sub-channels.例文帳に追加

データステアリング回路３１０は、メモリにおけるＮ個のサブチャネルに接続し、アクセス制御信号、調整済みアドレスビット、および、Ｎ個のサブチャネルに関連付けられたサブチャネル識別子に従い、タイル状および非タイル状メモリアクセスを含むメモリアクセスタイプのデータを動的に操作する。 - 特許庁

A bit error rate BER1 is calculated based on the different number of bits between the transmitted data and the received data, and when the calculated BER1 exceeds a prescribed value, a communication channel is changed, and when the BER1 is not more than the prescribed value, a display part 7 displays a message that the communication environment is satisfactory.例文帳に追加

送信したデータと受信したデータとの間で、異なっているビット数に基づいてビットエラーレートBER1を算出し、この算出したBER1が所定値を越えるときは、通信チャネルを変更する一方、BER1が所定値以下のときは、通信環境が良好である旨を表示部１０７に表示させる。 - 特許庁

During a reproducing, a header of coded data is discriminated by a header discrimination section 15, the bit rate and the number of bits are extracted in a data extracting section 6, the bit rate and the various parameters of an ADPCM decoder 11 are set and a recording and a reproducing of audio signals are properly conducted.例文帳に追加

再生時は符号化データのヘッダをヘッダ判定部１５で判定して、データ抽出部６でビットレートや入力ビット数を抽出し、ＡＤＰＣＭ復号器１１のビットレートや各種パラメータが設定できるため、音声の録音や再生を適正に行うことができる。 - 特許庁

When the output signals of the plurality sensors each lie within the dynamic range, it is possible to reduce the number of bits which changes from 0 to 1, or 1 to 0 in each binary number data from a data bus, thus enabling reduction in power consumption and increase in communication speed.例文帳に追加

複数のセンサの出力信号がそれぞれダイナミックレンジの範囲内にある場合に、データバスからの各２進数データにおいて０から１に、又は１から０に変化するビットの数を少なくすることができ、消費電流を小さくすることができるとともに、通信速度も向上する。 - 特許庁

To improve image quality by improving operation accuracy by efficiently utilizing the 12 bit data processing capability of an expanded JPEG decoder/encoder to make image deterioration due to JPEG compression, i.e. pseudo contour hardly occur, for even image data in which each component of one pixel is expressed by 8 bits.例文帳に追加

１画素の各成分が８ビットで表わされる画像データについても、拡張ＪＰＥＧ復号、符号装置が有する１２ビットのデータ処理能力を有効活用して演算精度を高め、ＪＰＥＧ圧縮による画像劣化、すなわち、擬似輪郭を生じにくくし、画質の向上を図る。 - 特許庁

In the driving method, by making the pixel selected by a combination of a plurality of intensity levels and a plurality of light emitting periods emit light, the number of bits demanded to be converted from the digital data to analog data is reduced, and the required layout area and power consumption are remarkably reduced.例文帳に追加

本駆動方法によれば、複数強度レベル及び複数発光時間の組合せによって選択されたピクセルを発光させることで、デジタルデータからアナログデータに変換要求されるビット数が減少し、要求されるレイアウト面積と消耗電力が格段に減少する。 - 特許庁

The HDTV signal and the SDTV signal are multiplexed with each other by substituting the SDTV signal obtained by converting the lower two bits of 10-bit data corresponding to one pixel of the HDTV signal into the data string of the 2-bit series for the HDTV signal through a delay part 4, a 2-bit frame generation part 7 and a mixing part 7.例文帳に追加

遅延部４、２ビットフレーム生成部７及びミックス部７により、ＨＤＴＶ信号の１画素に対応する１０ビットのデータの下位２ビットを、２ビット系列のデータ列に変換したＳＤＴＶ信号に置き換えることのより、ＨＤＴＶ信号と、ＳＤＴＶ信号とを多重化する。 - 特許庁

A rounding processing and selective output means 43 rounds the 40-bit data to 16 bits in the case that the control signal round (Round) from the outside is '1' and outputs the rounded data to the position of the addend in the 40-bit register 1 indicated by the control signal position.例文帳に追加

丸め処理及び選択出力手段４３は外部からの制御信号Ｒｏｕｎｄが“１”の場合に４０ビットデータを１６ビットに丸め、制御信号Ｐｏｓｉｔｉｏｎが示す４０ビットレジスタ１における加数の位置に丸め処理したデータを出力する。 - 特許庁

In a bit line current switching section 110, a plurality of pairs of bit lines are connected in series between the node N1 and the node Ns so that directions of a reciprocating current pulse formed respectively in the plurality of pairs of bit lines correspond to each of data levels of input data of a plurality of bits.例文帳に追加

ビット線電流切換部１１０は、複数のビット線対にそれぞれ形成される往復電流パスの方向が、複数ビットの入力データのデータレベルのそれぞれに対応するように、ノードＮ１とノードＮｓとの間に複数のビット線対を直列に接続する。 - 特許庁

The reference setting circuit U includes storage elements Ma1 to Ma3 holding respective bits a1 to a3 of the correction data A and current source transistors Ts1 to Ts3 generating currents I1 to I3 corresponding to the correction data A that the storage elements Ma1 to Ma3 hold and adds the currents I1 to I3 together to generate the reference current Ia.例文帳に追加

基準設定回路Ｕは、補正データＡの各ビットａ1〜ａ3を保持する記憶素子Ｍａ1〜Ｍａ3と、記憶素子Ｍａ1〜Ｍａ3が保持する補正データＡに応じた電流Ｉ1〜Ｉ3を生成する電流源トランジスタＴｓ1〜Ｔｓ3とを含み、電流Ｉ1〜Ｉ3の加算によって基準電流Ｉaを生成する。 - 特許庁

To solve the problem that trace length has to be further secured long to make it difficult to acquire data in search, or the like in order to determine the right or wrong of acquired data because the trace length for acquiring one piece of information becomes long when the number of bits of the entire land pre-pit block is reduced.例文帳に追加

ランドプリピットブロックの全体のビット数を削減すると、１つの情報を取得するためのトレース長が長くなり、取得データの正誤を判定するためには、更にトレース長を長くとらなければならず、サーチなどでデータの取得が困難となる課題が生じる。 - 特許庁

A 0 insertion section 12 reads data stored in an input queue storage section 12b to a buffer memory 12c in the unit of 8 bits, searches a 0 insertion table 12e to carry out 0 insertion processing and transmits the data subjected to 0 insertion processing from the buffer memory 12c to a queue storage section 12d.例文帳に追加

０挿入部１２では、入力キュー記憶部１２ｂに記憶されたデータを８ビット単位でバッファメモリ１２c に読み込み、０挿入テーブル１２ｅを検索して、０挿入処理を行い、０挿入処理を受けたデータをバッファメモリ１２c から出力キュー記憶部１２ｄへ送出する。 - 特許庁

A divided information table generating part 126 generates a divided information table showing the number of bits of the encoded image data output from the encoding part from the head of the image data 300 up to the end of each division candidate line for each line set, for example, in an interval of the predetermined number of lines.例文帳に追加

分割情報テーブル生成部１２６は、例えば所定のライン数の間隔で設定された分割候補ラインごとに、画像データ３００の先頭からそのラインの末尾までに符号部が出力した符号化画像データのビット数を示した分割情報テーブルを生成する。 - 特許庁