「data bits」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

A hearing model calculation part 3 suppresses the number of bits allocated to frequency spectral data so that the number is decreased without dropping a masking level showing a hearing model even if the part 3 selects a second conversion length whose frequency resolution is low at the time of calculating the hearing model.例文帳に追加

聴覚モデル算出部３により、聴覚モデルの算出の際に周波数分解能が低い第２の変換長を選択した場合にも、聴覚モデルを示すマスキングレベルを低下させることなく、周波数スペクトルデータに割り当てるビット数を、その数が少なくなるように抑える。 - 特許庁

A database of the first to the fourth traces is constituted of a macro block obtained by converting a DC component of a luminance signal Y0 of a DCT block to 6 bits and a macro block obtained by converting DC components of color difference signals Cb and Cr of the DCT block to 5-bit data, respectively.例文帳に追加

第１乃至第４トレースのベースデータは、ＤＣＴブロックの輝度信号Ｙ０のＤＣ成分を６ビットに変換したマクロブロックと、ＤＣＴブロックの色差信号ＣｂおよびＣｒのＤＣ成分を、それぞれ５ビットのデータに変換したマクロブロックとで構成されている。 - 特許庁

The transmitting part considers extended transmission codes by inserting K-1 zeros following each element of the transmission codes, performs the spread processing to each information bit of the transmitted data by the extended transmission codes, adds sequences corresponding to K information bits by shifting the sequences by one chip to be considered as a transmission sequence.例文帳に追加

送信部は、送信符号の各要素に続いてＫ−１個の０を挿入した拡大送信符号とし、送信データの各情報ビットに拡大送信符号による拡散処理を施し、Ｋ個の情報ビットに対応する系列を１チップずつシフトして加算し送信系列とする。 - 特許庁

In the wireless receiver receiving packet data of fixed length including a synchronization pattern every fixed period while judging whether the synchronization pattern exists or not, the synchronization pattern is judged to be synchronous even if it is shifted several bits from the fixed period.例文帳に追加

同期パターンを含む固定長のパケットデータを一定周期毎にこの同期パターンが存在するかどうかを判断して受信するようにした無線受信機において、この同期パターンが一定周期から前後に数ビットずれていても同期していると判断するようにしたものである。 - 特許庁

When a CAD mode is OFF, if the picture element value of recording color component is 8 bits and the maximum value is 255, the value is made to be, for example, 90%, a halftoning is carried out after that and an image is formed with the relationship between the halftoning data and exposure light quantity according to a specification 751.例文帳に追加

ＣＡＤモードＯＦＦの場合、記録色成分の画素値が８ビットでの最大値２５５の場合には、その値を例えば９０％にし、その後ハーフトーニング処理を行ない、ハーフトーニング処理したデータと露光光量との関係を特定７５１に従って画像形成する。 - 特許庁

In the circuit, a digital attenuator 5 to perform a digital attenuating process with increasing a data length (16 bits) of a digital signal from a digital signal processing circuit 1 or an A/D conversion circuit 2 selected by an operation of a switching circuit 3 to multiply a predetermined factor to the digital signal is equipped.例文帳に追加

スイッチ回路３を作動させることによって選択されたデジタル信号処理回路１またはＡ／Ｄ変換回路２からのデジタル信号のデータ長（１６ビット）を３２ビットに増大し、これに所定係数を掛け合わせることによってデジタル減衰処理を施すデジタルアッテネータ５を設ける。 - 特許庁

A switching circuit 102 decides the kind of the code word, according to a pattern of the first predetermined number of bits in the located variable-length code word, extracts data of a sufficient code length from a predetermined bit position, based on the decision result, and outputs the result to a Huffman table 104.例文帳に追加

スイッチ回路１０２は、頭出しされた可変長符号語における先頭の所定ビット数のパターンに応じて、符号語の種類を判別し、その判別結果に基づいて、所定ビット位置から十分な符号長のデータを抽出し、その結果をハフマンテーブル１０４に出力する。 - 特許庁

The synchronizing signal similar to an SD video obtained by frequency dividing the HD video signal and the synchronizing signal based on the SD video signal are supplied to a memory controller 101 and the OSD data (one pixel 4 bits) are read out of a memory 102 based on the respective synchronizing signals.例文帳に追加

メモリ制御部１０１にはＨＤ映像信号を分周して得られたＳＤ映像と同様の同期信号、ＳＤ映像信号に基づく同期信号が供給され、それぞれの同期信号に基づいてメモリ１０２よりＯＳＤデータ（１画素４ビット）を読み出す。 - 特許庁

In this case, a reception terminal TE1 connected to a data transmission line DL1 is electrically connected also to an edge detecting terminal TE3, and when an edge corresponding to start bits is detected through an edge detecting circuit 16, an edge detection flag F1 is set in a register 17.例文帳に追加

ここでは、データ伝送線ＤＬ１に接続された受信端子ＴＥ１をエッジ検出端子ＴＥ３にも電気的に接続し、エッジ検出回路１６を通じてスタートビットに対応するエッジが検出されたときエッジ検出フラグＦ１がレジスタ１７にセットされるようにする。 - 特許庁

A password collating means 14 of a service providing side device 2 judges whether the bit stream of the received partial password is legal or not, on the basis of the password of a user registered in a user database 22 and the bit position designation information of the partial password (the data of the position of bits to be extracted).例文帳に追加

サービス提供側装置２のパスワード照合手段２４は、ユーザデータベース２２に登録されているユーザのパスワードと部分パスワードのビット位置指定情報（抽出するビット位置のデータ）とに基づいて、受信した部分パスワードのビット列が正当であるか判断する。 - 特許庁

The aging system is provided with an address management table 10 registering a transmitting source address of the receiving frame and a receiving port number corresponding to the entry number and an arrival management unit 11 provided with an arrival management table including an arrival data storing unit for each period of many number of bits corresponding to the entry number.例文帳に追加

受信フレームの送信元アドレスと受信ポート番号をエントリ番号対応に登録したアドレス管理テーブルと，エントリ番号に対応して多数のビット数の周期毎到着有無データ格納部を含む到着有無管理テーブルを備えた到着有無管理部を備える。 - 特許庁

Also, while a second signal train comprising the data bit group of two or more digits indicating the rotation amount of a detection object is changed in either increasing or decreasing direction, when the bits of the lower orders are not changed while the N-th bit of the signal train is changed for two or more times, the abnormality is judged.例文帳に追加

また、検出対象の回転量を表す複数桁のデータビット群からなる第２の信号列が増減いずれかの一方向に変化しているときに、この信号列のＮビット目が２回以上変化する間に、それより下位のビットに変化がなければ、異常と判定する。 - 特許庁

In one memory cell group, capacity of a memory cell is varied by reducing a reference voltage value referred at the time of write-in or read-out of data for one part of the memory cell, the sum of capacity of cells of a whole memory cell group is made integral multiple of integral power of 2 bits.例文帳に追加

１個のメモリセルグループにおいて、データの書き込みまたは読み出し時に参照する基準電圧値を、一部のメモリセルに対して少なくすることによりメモリセルの容量を変え、メモリセルグループ全体のメモリセルの容量の和が２の整数乗ビットの整数倍になるようにする。 - 特許庁

An advance quantizer using multilevel dithering flexibly reduces bits to support fast ROP and to enable fast conversion to CMYK data with only a simple look-up table (LUT) operation by a color matching module, while an adaptive filter maintains high quality image.例文帳に追加

多重レベルディザ処理を使用するアドバンス量子化器がビットを柔軟に低減して、高速ＲＯＰをサポートすると共に、カラーマッチングモジュールにより簡単なルックアップテーブル（ＬＵＴ）演算のみによりＣＭＹＫデータへの高速変換を可能にする一方、適応型フィルタが高品質画像を維持する。 - 特許庁

A reception device detects each sample value in received symbols and detects a time shift amount between two received continuous symbols on the basis of respective sample values in the two symbols and converts the time shift amount to unit data having the preliminarily determined number of bits, which corresponds to the time shift amount.例文帳に追加

受信装置は、受信されたシンボル中の各サンプル値を検出し、受信された連続する２つのシンボル中の各サンプル値を基に、当該２つのシンボル間の時間シフト量を検出し、時間シフト量を、当該時間シフト量に対応する予め定められたビット数単位のデータに変換する。 - 特許庁

At least one or more memory cells provided with n voltage levels, where n is also not a value of 2^2, and capable of expressing storing bits by the numerical expression 1 are supplied and the storage medium is formed by combining k memory cells (k is an integer ≥1) to store data in the storage medium.例文帳に追加

ｎ段階の電圧レベルを具え、且つ該ｎが２の２乗値でなく、保存ビットを、数式１で表すことのできる少なくとも一以上のメモリセルを提供し、１よりも大きいｋ個のメモリセルを組み合わせて記憶媒体を形成し、データを該記憶媒体に保存する。 - 特許庁

The multiplexer 12 multiplexes the received video signal and a data signal into a 16-bits video signal, a coding section 13 replaces a predetermined TS of the multiplexed video signal with a K28.5 (comma code), applies 8B/10B conversion (channel coding), and supplies the resulting video signal to a P/S conversion section 14.例文帳に追加

マルチプレクサ１２は、供給された映像信号とデータ信号を16bitsの映像信号に多重化し、符号化部１３は、多重化した映像信号の予め定められたＴＳをK28.5（コンマ符号）に置き換え、8B/10B変換（チャンネルコーディング）し、その映像信号をＰ／Ｓ変換部１４に供給する。 - 特許庁

When a frequency band-pass filter 31 being a frequency level conversion section converts the separated audio data to frequency level information, a level dividing section 105 divides the level of the frequency level information to a plurality of stages in compliance with the number of quantization bits of the reproduced audio stream attribute information.例文帳に追加

周波数レベル変換部である周波数帯域フィルタ３１が分離したオーディオデータを周波数レベル情報に変換すると、レベル分割部１０５は再生オーディオストリーム属性情報の量子化ビット数に合わせて周波数レベル情報のレベルを複数の段階に分割する。 - 特許庁

To provide a device and method for limiting a run-length, capable of applying a high rate run-length limiting processing to a digital data sequence to be recorded on an information recording medium with suppressed number of redundant bits, easily and with a simple configuration.例文帳に追加

この発明は、情報記録媒体に記録するデジタルデータ列に対して、簡易な構成で容易に冗長ビット数を少なく抑えた高レートなラン長制限処理を施すことを可能としたラン長制限装置及びラン長制限方法を提供することを目的としている。 - 特許庁

A pattern switch unit 15 inputs fixed pattern bits generated by a fixed pattern number generator 14 to an exclusive OR unit 12 based on the address information of the position, where watermark embedment data should be embedded from an embedment position specifying unit 16.例文帳に追加

パターン切替器１５は、埋め込み位置特定器１６からの、透かし埋め込みデータを埋め込む位置のアドレス情報をもとに、情報を埋め込むアドレスに達したときに、固定パターン数発生器１４により発生された固定パターンビットを排他的論理和器１２に入力する。 - 特許庁

When it is possible to perform the exchange between the upper bit and the lower bit to all the bits of the inputted address signal even if endian of the non-volatile memory and endian of an access subject thereof differ, address allocation directions to a data area are equalized in both of the non-volatile memory and the access subject.例文帳に追加

不揮発性メモリのエンディアンとそのアクセス主体のエンディアンとが相違しても、入力アドレス信号の全ビットに対し上位と下位の入れ換えを行えれば、不揮発性メモリとそのアクセス主体との双方でデータ領域に対するアドレス割り当て方向が等しくなる。 - 特許庁

The digital value 11 is set to 0 when all the values of bits of parallel data 10 are set to 0, no pulse is generated in that case, thereby the control part 150 opens the switch means 132 to block the passage of a clock signal 12, and the serializer 131 is not operated.例文帳に追加

デジタル値１１が０となるのは並列データ１０のビットの値がすべて「０」となっているときであり、この場合にはパルスを発生させないことから、制御部１５０はスイッチ手段１３２を開にしてクロック信号１２の通過を阻止し、シリアライザ１３１を動作させない。 - 特許庁

To provide a device and method for limiting a run-length of a digital data sequence to be recorded on an information recording medium at a high rate with suppressed number of redundant bits easily with a simple configuration.例文帳に追加

この発明は、情報記録媒体に記録するデジタルデータ列に対して、簡易な構成で容易に冗長ビット数を少なく抑えた高レートなラン長制限処理を施すことを可能としたラン長制限装置及びラン長制限方法を提供することを目的としている。 - 特許庁

The portable electronic device relating to an embodiment retrieves an identifier of a second data representation form obtained by specifying a plurality of bits of a high order or a low order of an identifier as a partial part by a command received from the outside, and outputs the identifier of the second data representation form with the partial part specified in a portable electronic device having a memory storing nest structure data.例文帳に追加

実施形態に係る携帯可能電子装置は、入れ子構造データを記憶するメモリを有する携帯可能電子装置において、外部から受信したコマンドにて当該識別子の上位あるいは下位の複数ビットを一部分として指定された第２データ表現形式の識別子をメモリ内の第２データ表現形式のデータから検索し、当該一部分を指定された第２データ表現形式の識別子を出力する。 - 特許庁

The encoder 1 comprises a repetitive encoder 10 for encoding input data repetitively, an interleaver 20 for reordering respective bits constituting data encoded by the repetitive encoder 10, an accumulator 30 performing convolution encoding of data delivered from the interleaver 20 by accumulation, and a setter 40 for setting distribution of repetitive number in the repetitive encoder 10.例文帳に追加

符号化装置１は、入力されたデータに対して繰り返し符号化を行う繰り返し符号化器１０と、この繰り返し符号化器１０により符号化されたデータを構成する各ビットの順序を置換して並べ替えるインターリーバ２０と、このインターリーバ２０から供給されたデータに対して累積加算による畳み込み符号化を行うアキュムレータ３０と、繰り返し符号化器１０における繰り返し数の分布を設定する設定器４０とを備える。 - 特許庁

A directory information insertion circuit 114, when a directory control part 113 writes thereto, changes ECCs of data words corresponding to all bits set to 1 in directory information so that an ECC check can detect a "one-bit error of ECC bit 0", and commands a memory control part 112 to write data words W_xy and inserted ECCs.例文帳に追加

ディレクトリ情報盛り込み回路１１４は、ディレクトリ制御部１１３からのライトがあった場合に、ディレクトリ情報において１となっている全てのビットに対応するデータワードのＥＣＣを、ＥＣＣチェックを行った際に、”ＥＣＣのビット０の１ビットエラー”として検出されるように変更し、メモリ制御部１１２に対して該データワードＷ_ｘｙおよび盛り込み済ＥＣＣのライト指示を行う。 - 特許庁

The semiconductor device has: a first and second pulse input circuits to input complementary first and second pulses after comparing them respectively with the reference voltage; and a plurality of data input circuits for taking in the input signals corresponding to the data consisting of a plurality of bits with their change start points made the same as the first and second pulses after comparing them with the reference voltage.例文帳に追加

半導体装置は、相補的な第１パルスと第２パルスをそれぞれ参照電圧とを比較して取り込む第１及び第２パルス入力回路、変化起点が第１及び第２パルスの変化起点と揃うようにそれぞれ形成された複数ビットからなるデータに対応した入力信号を参照電圧と比較してそれぞれ取り込む複数からなるデータ入力回路を有する。 - 特許庁

The modulator includes a direct modulation synthesizer circuit, a reference frequency oscillator for providing an input reference signal to the direct modulation synthesizer circuit for locking the carrier frequency to a stable frequency, and a pre-emphasis unit for receiving data bits and for producing a modulating signal for direct modulation of the direct modulation synthesizer circuit, the modulation signal having data bit dependent voltage levels.例文帳に追加

直接変調シンセサイザ回路と、搬送周波数を、ある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、データ・ビットを受信し、直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットとを含む変調器。 - 特許庁

The electronic control circuit 4 for receiving detection signals SG of the ion current detection circuit 3 has a data storage means (ST1) for digitally converting and storing the detection signals SG at a resolution of 12 bits, and a control means (ST1-ST4) for controlling combustion based on knock signals extracted by applying BPF processing to the stored signal data.例文帳に追加

イオン電流検出回路３の検出信号ＳＧを受ける電子制御回路４は、１２ビットの分解能で、検出信号ＳＧをデジタル変換して記憶するデータ記憶手段（ＳＴ１）と、記憶された信号データにＢＰＦ処理を施して抽出されるノック信号に基づいて燃焼制御を実行する制御手段（ＳＴ２〜ＳＴ４）と、を有して構成される。 - 特許庁

When all the bits included in the data read from the flash memory and the coherency code written together with the above data are logically 0, or when they are logically 1, a correction error is determined even when no correction error is detected on the basis of the ECC, and the result is transmitted to a host system.例文帳に追加

そして、そのデータをフラッシュメモリから読み出したときに、そのデータ及びそのデータと共に書き込まれた整合性符号に含まれる全てのビットが論理値０のビットであるとき、又は、その全てのビットが論理値１のビットであるとき、ＥＣＣに基づいて訂正不能エラーの発生が検出されなかった場合でも、訂正不能エラーが発生したと判断し、ホストシステムにその旨を通知する。 - 特許庁

A transmission terminal generates a stream comprising the prescribed number of PCM codes whose polarity bit are fixed to "1" and transmits the stream to a reception terminal, and generates a data PCM code stream comprising 8-bit PCM codes the polarity bit of which is fixed to "1" and the remaining 7 bits of which are sequentially assigned to transmission data and transmits the stream to the reception terminal.例文帳に追加

送信端末は、各ＰＣＭ符号の極性ビットを“１”に固定した所定数のＰＣＭ符号からなるストリームを生成して受信端末へ送信し、続いて各ＰＣＭ符号の極性ビットを“１”に固定し、残りの７ビットを送信データに順次割り当てることで８ビットＰＣＭ符号からなるデータＰＣＭ符号ストリームを生成して受信端末へ送信する。 - 特許庁

A variable write depth shift register is used to update an output value of the control system in such a way that only a number of bits of a data word, which has to be updated to form the updated output value via a serial data transfer, is transferred to the variable write depth shift register, so that the output value is updated in a shorter time and can be updated more frequently.例文帳に追加

更新された出力値を形成するためにシリアルデータ転送によって更新されなければならない、データワードのいくつかのビットだけが可変書込み深度シフトレジスタに転送されるように制御システムの出力値を更新するために、可変書込み深度シフトレジスタが使用され、その結果、出力値がより短い時間で更新され、より頻繁に更新できるようになる。 - 特許庁

A transmission apparatus 2 transmits, before each of data signals each comprising a 8-bit MAC frame, a reference signal including pulses whose number corresponds to each MAC frame number a receiver 3 recovers a clock used for sampling on the basis of the received reference signal pulses, recognizes the frame number by counting the pulses, and cross-references the recognized frame number with the data signal received for every 8 bits.例文帳に追加

送信装置２において、ＭＡＣフレームの８ビットごとのデータ信号の前に、そのＭＡＣフレームのフレーム番号に応じた数のパルスを含む参照信号を送信し、受信装置３において、受信した参照信号のパルスに基づいてサンプリングのためのクロック再生を行うとともに、そのパルスをカウントしてフレーム番号を認識し、８ビットごとに受信するデータ信号と対応付ける。 - 特許庁

To correctly discriminate and assemble a P format and to prevent occurrence of deviation in data in assembled frames on the occurrence of an error in bits in an SAR header including a CSI bit of an AAL 1 cell or in the case insertion of a dummy cell with respect to a band control system used when a consecutive data row transferred with divisions by cells of the AAL 1 format is received and assembled.例文帳に追加

本発明はＡＡＬ１フォーマットのセルによって分割して転送された連続データ列を受信して組立てる際の帯域制御方式に関し，ＡＡＬ１セルのＣＳＩビットを含んだＳＡＲヘッダに複数ビットのエラーの発生時や，ダミーセルの挿入時にも正しくＰフォーマットを判定して組立を行ってフレーム内のデータにずれが生じることを防ぐことを目的とする。 - 特許庁

Within a frame wherein at least part of guard bits in a first slot are present in a second slot following the first slot, data to be used for adjusting transmission timing of a mobile station are transmitted, and these data are used to control the transmission timing of a signal requesting channel allocation so that the mobile station transmits the signal-requesting channel allocation to a wireless base station 100.例文帳に追加

第１スロット内のガードビットの少なくとも一部が第１スロットに連続する第２スロットに存在するフレームで、該移動局の送信タイミングを調整するために用いられるデータの送信を行い、該データを用いてチャネルの割り当てを要求する信号の送信タイミングを制御することにより、チャネルの割当てを要求する信号を該移動局が該無線基地局１００へ送信する。 - 特許庁

Further, the data stored in the data storage part 4a are read out and outputted to an output terminal 2, and delayed by ≥1 bits through the write address delay circuit 8, and a parity matching circuit 11 compares the parity generated by the parity generating circuit 10 with the parity read out of the parity storage part 4b and outputs the parity comparison result from a comparison result output terminal 3.例文帳に追加

また、データ記憶部４ａの記憶データを読み出して出力データを出力端子２に出力すると共に、書き込みアドレス遅延回路８で１ビット以上遅延させて、パリティ生成回路１０で生成したパリティと、パリティ記憶部４ｂから読み出したパリティをパリティ照合回路１１で照合してパリティ照合結果を照合結果出力端子３から出力する。 - 特許庁

When performing the logic scan test of the logic sections 80, 81, a test mode signal TEST is set to "1", and a normal scan test is performed by a simple scan path having the same number of bits as that of written data using a scan flip flop in which the selectors 10-12 and the flip flops 30-32 are paired.例文帳に追加

ロジック部８０，８１のロジックスキャンテストを行う際にはテストモード信号ＴＥＳＴを“１”とし、セレクタ１０〜１２とフリップフロップ３０〜３２とがそれぞれ対をなして構成するスキャンフリップフロップを用いた、書き込みデータ数と同じビット数の単純なスキャンパスによって、通常のスキャンテストを行うことができる。 - 特許庁

Specific pattern detecting means 4 and 8 monitor whether data outputted from a compressor 3 and a read buffer 2 match the specific pattern and when they match the specific pattern, specific bit inserting means 5 and 9 insert specific bits showing that the pattern is not the specific pattern having special meaning under the control of the control circuit 1.例文帳に追加

特定パターン検出手段４，８は、圧縮器３，リード・バッファ２から出力されるデータが特定パターンに一致するどうかを監視し、一致する場合には、制御回路１からの制御により、特定ビット挿入手段５，９は、これが特別な意味を持つ特定パターンでないことを示す特定ビットを挿入する。 - 特許庁

Pseudo half-tone gradations are given corresponding to the decimal place data generated by processing a signal of n-bits as a result of a time-spatial integration of the lighted dot pattern by changing over the turned-on dot pattern of a different turned-on dot density at a display unit cycle.例文帳に追加

ｎビットの信号を処理することによりに発生する小数点以下のデータに対応して、点灯ドット密度の異なる点灯ドットパターンを表示単位周期で切り換えることにより、上記点灯ドットパターンの時空間的な積分結果として、上記小数点以下のデータに対応する擬似的な中間階調を与える。 - 特許庁

An encrypting device expresses designated time data as a bit train, designates a plurality of IDs comprising a bit train where several bits are connected from the most significant bit, and reads a cryptographic key outputted from the time device and the plurality of IDs, thus encrypting the same plaintext and outputting a plurality of cryptograms.例文帳に追加

暗号化装置は、指定時刻データをビット列として表現したもので、上から数ビット連結してできるビット列で構成される複数のＩＤを指定し、前記タイム装置から出力された暗号鍵及び前記複数のＩＤを読み込んで同一平文を暗号化して複数の暗号文を出力する。 - 特許庁

The processor determines that the whole bits of one subword are the same value using the output of an ALU 18 as an input, assigns a register entry in the register file respectively concerning other subwords after excluding the subwords with the same value, and holds data, which indicates granting the same value, concerning the subwords having the same value.例文帳に追加

プロセッサは、ＡＬＵ１８の出力を入力として、いずれかのサブワードの全てのビットが同一値であることを判断し、同一値であるサブワードを除き、他のサブワードについて、それぞれ、レジスタファイル中のレジスタエントリを割り当て、同一値であるサブワードについて、同一値を与えることを示すデータを保持する。 - 特許庁

The antialiasing circuit 250 extracts a plurality of image blocks including 16 or 4 pixels from inputted image data and outputs a bit string of 32 bits expressing a pixel value with each the image block as one pixel based on a pixel value of the pixel included in each the extracted image block.例文帳に追加

アンチエイリアス回路２５０は、入力された画像データから１６個又は４個の画素を含む複数の画像ブロックを抽出して、抽出した各々の画像ブロックに含まれる画素の画素値に基づいて、各々の画像ブロックを１画素としたときの画素値を表す３２ビットのビット列を出力する。 - 特許庁

Components easily procured can be used for cell transmission between sub systems, boards or components, and dimensioning and connection data tables required for a processing unit can be decreased through in-band control using the D-bits released after revision of a connection identifier range to preserve an ATM cell header size as a whole.例文帳に追加

接続識別子範囲を変更後に解放されたＤビットを使用し、全体としてＡＴＭセルヘッダサイズを保存する帯域内制御により、サブシステム、ボードまたはコンポーネント間のセル伝送に調達容易なコンポーネントを使うことができる、ほか、処理ユニットに必要なディメンショニングと接続データテーブルを低減させる。 - 特許庁

A prescribed image area is designated on the basis of the object information corresponding to the image drawing object that is expanded, after bits of image data in the prescribed image area are shifted up, the prescribed image area of the image drawing object that is expanded and the other image area are encoded at different compression rates.例文帳に追加

この描画展開された描画オブジェクトに対応するオブジェクト情報に基づいて所定画像領域を指定し、その所定画像領域の画像データのビットをシフトアップした後、その描画展開された描画オブジェクトの所定画像領域とそれ以外の画像領域とを異なる圧縮率で符号化する。 - 特許庁

At this time, headers indicating that the head of the additional information appears are embedded in the least significant digit bits in time series, the additional information is embedded in time series successively to the heads, and further check data for checking the adequacy of the additional information are embedded in time series successively to the additional information.例文帳に追加

このとき、付加情報の先頭が出現することを示すためのヘッダを前記最下位ビットに時系列で埋め込み、そのヘッダに続けて前記付加情報を時系列で埋め込み、さらに、付加情報のあとに続けて当該付加情報の正当性をチェック可能なチェック用データを時系列で埋め込む。 - 特許庁